Устройство управления сортировкой лесоматериалов
1. УСТРОЙСТВО УПРАВЛЕНИЯ СОРТИРОВКОЙ ЛЕСОМАТЕРИАЛОВ, содержащее задатчик адресов, соединенный, через шифратор с начальным асинхронным регистром, дешифраторы-, регистровые и беэрегистровые ячейки по числу накопителей, включающие путевой датчик и исполнительный механизм, от л и ч а юще ее я тем, что, с целью повьаиения качества сортировки, оно содержит блоки сдвига кодов, блок сдвига кодов с дешифраторами и асинхронно-синхронные регистры, при этом реги гровые ячейки, кроме последней, объединены попарно с безрегистровьми ячейками, причем первая регистровая ячейка этой пары, расположенная ближе к начальному асинхронному регистру, включает блок сдвига кодов и асинхронно-синхрон-: ный регистр, а ее вторая без гистровая ячейка включает блок сдвига кодов с дешифратором, при этом путевой датчик первых регистровых ячеек каждой пары первым выходом связан с первым входом блока сдвига кацов, первый выход которого соединен через дешифратор со своим исполнительным механизмом, а второй выход связан с первым входом асинхрокно-яинхронного регистра, первый выход котдарого соединен с первым вхсохом блока сдвига кодов с дешифратором второй безрегистровой ячейки а первый fet. ta ,. выход блока сдвига кодов с дешифратором связан со своим испслнительньм механизмом, при этом путевой датчик второй безрегистровой ячейки первым выходом соединен с вторым ВХОДОМблока ццвига кодов с дешифратором , второй выход которого соединен с вторым выходом путевого датчика второй безрегистровой ячейки и вторым входом асинхронно-синхронного регистра первой регистровой ячейки , при этом у путевых датчиков первых регистровых ячеек кахщой пары , кроме первой регистровой ячейки первого накопителя, второй выход соединен с третьим входом асинхронно-синхронного регистра первой регистровой ячейки предьщущего накопи (Л теля, а второй выход асинхронно-синхронного регистра связан с вторым входом блока сцвИга кодов первой регистровой ячейки следующего накопителя , третий выход блока сдвига кодов первой регистровой ячейки соединен с третьим входом асинхронносинхронного регистра первой регистро-. о б вой ячейки предыдущего накопителя, . при этом асинхронно-синхронный регистр наиболее удаленной от началь00 00 ного асинхронного регистра первой регистроВ;СА ячейки вторым выходом соединен с вторым входом блока сдвисо га кодов с дешифратором второй регистровой ячейки, а второй выход блока сдвига кодов соединен с третьим входом асинхронно-синхронного регистра первс регистровой ячейки, 2. Устройство по п. 1, отличающее с я тем, что.асинхронносинхронный регистр первой регистро- :я вой ячейки выполнен из трех блоков Запоминания кодов, двух блоков внутрирегистрового сдвига кедов, дешифратора ответвляемого кода и блока запоминания ответвляемого кода, причем выход первого блока запоминания ко
*
СОКИ СОВЕТСКИХ
ИЧЕСКИХ
РЕ ЛИК
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО Е 3 ПЗФ (2 1) 3472931/28-12 (22) 21.07.82 . (46) 23.0l.84. Бюл. 9 3 (72) A.N.Êèëÿêîà (71) Северный научно-исследовательский институт промвшенности (53) 674.038.4(088.8) (56) l. Запольский Б.A. и Серов Б .В.
Цифровая вычислительная техника для автоматизации лесозаготовительных предприятий. М., Лесная проьыилен.ность, 1966, с. 120, рис, 47. (54 ) (57) 1, УСТРОЙСТВО УПРАВЛЕНИЯ
СОРТИРОВКОЙ ЛБСОИАТЕРИАЛОВ, содержа- щее задатчик адресов,. соединенный. через шифратор с начальным асинхронным регистром, дешифраторы, регистровые и. безрегистровые ячейки по числу накопителей, включающие путевой датчик и исполнительный механизм, отличающеесятем, что, с целью повышения качества сортировки, оно содержит блоки сдвига кодов, блок сдвига кодов с дешифраторами и асинхронно-синхронные регистры, при этом регистровые ячейки, кроме последней, объединены попарно с беэрегистрс вьми ячейками, причем первая регистровая ячейка этой пары, расположенная ближе к начальному асинхронному регистру, включает блок сдвига кодов и асинх1шнно-синхрон-, ный регистр, а ее вторая без15егист- . ровая ячейка включает блок сдвига кодов с дешифратором, при этом путевой датчик первых регистровых ячеек каждой пары первым выходом связан с первым входом блока сдвига кодов, первый выход которого соединен через дешифратор со своим исполнительным механизмом, à второй выход связан с первым входом-асинхронно-аинхронного регистра, первый выхсщ которого соединен с первым входом блока сдвига кодов с дешифратором второй беэрегистровой ячейки, а первый
359 Ф 05 В 19 18 В 07 С 5/14 выход блока сдвига кодов с дешнфратором связан со своим исполнительным механизмом, при этом путевой датчик второй безрегистровой ячейки первым выходом соединен с вторым входом- блока сдвига кодов с дешифратором, второй выход которого соединен с вторым выходом путевого датчи" ка второй безрегистровой ячейки и вторым входом асинхронно-синхронного регистра первой регистровой ячей-ки, при этом у путевых датчиков первых регистровых ячеек каждой пары, кроме первой регистровой ячейки первого накопителя, второй выхсд соединен с третьим входом асинхронно-синХронного регистра первой ре- Е гнстровой ячейки предыдущего накопителя, а второй выход асинхронно-синхронного регистра связан с вторым входом блока сдвига кодов первой регистровой ячейки следующего накопителя, третий выход блока сдвига Я кодов первой регистровой ячейки соединен с третьим входом асинхронносинхронного. регистра первой регистровой ячейки предыдущего, накопителя, при этом асинхронно" синхронный регистр наиболее удаленной от начального асинхронного регистра первой регистровой ячейки вторым выходом соединен"с вторым входом блока сдвига кодов с дешифратором второй ре-. .гистровой ячейки, а второй выход бло ка сдвига кодов соединен с третьим входом асинхронно-синхронного регист ра первой регистровой ячейки, .
2. Устройство по и, 1, о т л ич а ю щ е е с я тем, что.асинхронносинхронный регистр первой регнстро-..я вой ячейки выполнен иэ трех блоков запоминания кодов, двух блоков внутрирегистрового сдвига кодов, дешифратора ответвляемого кода н блока запоминания ответвляемого кода, причем выход» первого блока запоминания ко1068894 дов связан с первым входом первого блока внутрирегистрового сдвига. кодов, первый выход которого через второй блок запоминания кодов соединен с первым входом второго блока внутрирегистрового сдвига кодов, первый выход которого связан с входом третьего блока запоминания кодов, а второй выход первого блока внутрирегист.рового сдвига кодов связан через дешифратор ответвляемого кода с блоком запоминания ответвляемого кода, при этом второй выход второго блока внутрирегистрового сдвига кодов сое динен с вторым входом первого блока . в нутрире гист рового сдви га кодов, причем вход первого блока запоминания кодов является первым входом, а . третьи входы первого и второго блоков внутрирегистрового сдвига кодов являются соот в ет ст ве н но вторыми и третьими входами асинхронно-синхронного регистра первой регистровой ячейки, первым и вторым выходом которой служат выходы блока запоминания ответвляемого кода и третьего блока запоминания кодов.
3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что асинхронносинхронный регистр первой регистровой ячейки выполнен из трех блоков запоминания кодов, двух блоков внут" . рирегистрового сдвига кодов,. дешифратора ответвляемого кода и единичного шифратора, причем выход дешифратора ответвляемого кода через первый блок запоминания кодов соединен с первым входом первого блока внутрирегистрового сдвига кодов, выход которого через единичный шифратор св яэан с первым входом второго блока запоминания кодов, первый выход которо. го связан с первым входом второго блока внутрирегистрового сдвига кодов, выход которого соединен с третьим блоком запоминания кодов, при этом вход дешифратора ответвляемого кода соединен с вторым входом второго блока запоминания кодов и они являются первым входом асинхронносинхронного регистра первой регистровой ячейки, а вторые входы перво»
ro и второго блоков внутрирегистровых сдвигов кодов служат соответст" венно вторым и третьим входом асинхронно-синхронного регистра первой регистровой ячейки, первым и вторым выходом которой соответственно яв" . ляются второй выход второго блока запоминания кодов .и выход третьего блока запоминания кодов.
4. Устройство по п. 1, о т л ич а ю щ е е с,fl тем, что hcHHxpoHHo» синхронный регистр первой регистровой ячейки выполнен из четырех блоко запоминания кодов,.двух блоков
I внутрирегистрового сдвига кодов . и блока запоминания ответвляемого кода, причем первый блок запоминания кодов соединен с первым входом первого блока внутрирегистрового сдвига кодов, первый выход которого че- рез третий блок запоминания кодов связан с первым входом второго блока внутрирегистрового сдвига кодов, первый выход которого соединен с четвертым блоком эапоиинания кодов, при этом выход второго блока запоминания кодов связан с вторым входом первого блока внутрирегистрового сдвига кодов, второй выход которого соединен с блоком запоминания ответвляемого кода, а второй выход второго блока внутрирегистрового сдвига кодов соединен с третьим входом первоro блока внутрирегистрового сдвига. кодов, причем входы первого и второго блоков запоминания кодов .объединены между собой и являются первым входом асинхронно-синхронного регистра первой регистровой ячейки, а вто-. рым и третьим входом .служат четвертый вход первого и второй вход второго блоков s нутрире гист рэвых сдвигов кодов, при этом выход блока запоминания ответвляемого кода служит первым выходом, а выход четвертого блока запоминания кодов является вторым выходом асинхронно-синхронного регистра первой регистровой ячейКие
5. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что асинхронноси нхро нный ре гистр первой ре гист ровой ячейки выполнен иэ трех блоков запоминания кодов, двух блоков внутрирегистрового сдвига кодов и блока запоминания ответвляемого кода, причем первый блок запоминания кодов соединен с первым входом первого блока внутрирегистрового сдвига кодов, выход которого соединен с вторым блоком запоминания кодов, а третий блок запоминания кодов связан с первым входом второго блока внутрирегистрового сдвига кодов, выход которого соединен с блоком запоMHHhBHR ответвляемого кода, при этом входы первого и третьего блоков запоминания кодов соединены между собой и являются первым входом асинхронно-синхронного регистра первой регистровой ячейки, а вторым и третьим входом служат вторые входы первого и второго блоков внутрире» гистровых сдвигов кодов, при этом выход блока запоминания ответвляе-. мого кода служит первым выходом, а зыход второго блока запоминания кодов является вторым выходом асинхрониЬ-синхронного регистра первой регистровой ячейки.
1068894
Изобретение относится к устройствам программного управления и может быть использовано при,сортировке лесоматериалов, Известно устройство управления сортировкой лесоматериалов, содержащее эадатчик адресов, соединенный через шифратор с начальным асинхронным регистром, дешифраторы, регистровые .и безрегистровые ячейки по числу накопителей, включающие путевой датчик и исполнительный механизм fl) .:
Недостатком известного устройства является низкое качество сортировки.
Цель изобретения - повышение ка-, чества сортировки.
Поставленная цель достигается тем, что устройство, содержащее эадатчик адресов, соединенный через шифратор с начальным асин ..бронным регистром, де"шифраторы, регистровые и безрегистровые ячейки по числу накопителей, включающие путевой датчик и исполнительный механизм, содержит блоки сдвига кодов, блок сдвига кодов с. дешифраторами и асинхронно-синхронные регистры, при этом регистровые ячейки, кроме последней, объединены попарно с безрегистровьали ячейками, причем первая регистровая ячейка этой пары, расположенная. ближе к на- ЗО чальному асинхронному регистру, включает блок сдвига кодов и асинхронносинхронный регистр, а ее вторая беэре гистровая ячей ка включает блок сдвига кодов с дешифратором, при этом 35 путевой датчик первых регистровых ячеек каждой пары первым выходом свя.зан с первым входом блока сдвига кодов, первый выход которого соединен через дешифратор со своим испол- 4р нительным механизмом, а второй выход связан с первым входом асинхронносинхронного регистра, первый выход которого соединен с первым входом блока сдвига кодов с дешифратором второй беэрегистровой ячейки, а первый выход блока сдвига кодов с дешифратором связан со своим исполнитель ным механизмом, при этом путевой датчик второй бе эре гистровой ячейки первым выходом соединен с вторым входом блока сдвига кодов с дешифратором, второй выход которого соединен с вторым выходом путевого датчика второй беэрегистровой ячейки и с вторым входом асинхронно-синхронного регистра первой регистровой ячейки, при этом у путевых датчиков первых регистровых ячеек каждой пары, кроме первой регистровой ячейки первого накопителя, второй выход сое 60 динен с третьим входом асинхронносинхронного регистра первой регистровой ячейки предыдущего накопителя, а второй выход асинхронно-синхронно. го регистра связан с вторым входом 65 блока сдвига кодов первой регистровой ячейки следующего накопителя, третий выход блока сдвига кодов первой регистровой ячейки соединен с третьим входом асинхронно-синхронного регистра первой регистровой ячейки предыдущего накопителя, при этОм асинхронно-синхронный регистр наиболее удаленной от начального асинхронного регистра первой регистровой ячейки вторым выходом соединен с вторым входом блока сдвига кодов с дешифратором второй безрегистровой ячейки, а второй выход блока сдвига кодов соединен с третьим входом асинхронно-синхронного регистра первой регистровой ячейки.
При этом асинхронно-синхронный регистр первой регистровой ячейки . выполнен из трех блоков запоминания кодов, двух блоков внутрирегистрового сдвига кодов, дешифратора ответвляемого кода и блока запоминания ответвляемого кода, причем выход первого блока запоминания кодов связан с первым входом первого, блока внутрирегнстрового сдвига кодов, первый выход которого через второй блок запоминания кодов соединен с первым входом второго блока внутрирегистрового сдвига кодов, первый выход которого связан с входом третье=о блока запоминания кодов, а второй выход первого блока внутрирегист" рового сдвига кодов связан через дешифратор ответвляемого кода с блоком запоминания ответвляемого кода, при этом второй выход второго блока внутрирегистрового сдвига кодов соединен с вторым входом первого блока внутрирегистрового сдвига кодов, причем вход первого блока запоминания кодов является первым входом, а третьи входы первого и второго блоков внутрирегистрового сдвига кодов являются соответственно вторымн и третьими входами асинхронносинхронного регистра первой регистровой ячейки, первым и вторым выхо« дом которой служат выходы блока запоминания ответвляемого кода и третьего блока запомииания КОдов.
Асинхронно-синхронный регистр первой регистровой ячейки может быть выполнен иэ трех блоков запоминания кодов, двух блоков внутрирегистрового сдвига кодов, дешифратора ответвляемого кода и единичного шифратора, причем выход дешифратора ответвляемого кода через первый блок эапомина ия кодов соединен с первым .входом первого блока внутрирегистррвого сдвига кодов, выход которого через единичный шифратор связан C первым входом второго блока запомина1068894 ния кодов, первый выход которого свя заи с первым входом второго блока внутрирегистрового сдвига кодов, выход которого соединен с третьим блоком запоминания кодов, при этом вход дешифратора ответвляемого исща соединен с вторым входом второго блока запоминания кодов и они являют ся первым входом асинхронно-синхронного pemcrpa первой регистровой ячейки, а вторые входы первого и вгарого блоков внутрирегистровых сдвигов кодов служат соответственно вторым и третьим входом асинхронносинхронного регистра. первой регистровой ячейки, первым и вторым выходом которой соответственно являются ,второй выход второго блока запоминания кодов и выход третьего блока запоминания кадбв.
Асинхронно-синхронный регистр первой регистровой ячейки может быть выполнен из четырех блоков запомина« ния кодов, двух блоков внутрирегистрового сдвига ксщов и блока запоминания ответвляемого кода, причем первый блок запоминания кодов соеди нен с первым входом первого блока внутрнрегистрового сдвига кодов, первый выход которого через третий блок запоминания кодов связан с первым входом второго блока внутриреги» стрового сдвига кодов, первый выход которого соединен с четвертым блоком запоминания кодов, при этом выход второго блока запоминания кодов связан с вторым входом первого блока внутрирегистраваго сдвига кодов, BTQ рай выход которого соединен с блоком запоминания ответвляемого кода, а второй выход второго блока внутрирегистрового сдвига кодов соединен с третьим входом первого блока, внутрирегистрового сдвига кодов, причем входы первого и второго бдоков запоминания кодов объединены между собой и являются первым входом асинхронно-синхронного регистра первой регистровой ячейки, а вторым и .третьим входом служат четвертый вход первого и второй вход второго блоков внутрирегистровых сдвигов кодов, при этом выход. блока запоминания ответвляемаго кода служит первым выходом, а выход четвертого блока запоминания кодов является вторим выходом асинхронно-синхронного регистра первой регистровой ячейки.
Кроме того, асинхронно»синхронный регистр первой регистровой ячейки выполнен иэ трех блоков запоминания
*адов, двух блоков внутрирегистрового сдвига кодов и блока запоминания ответвляемого ксща, причем первый бтра»к запоминания кодов соединен с .первым входом первого блока внутрирегистрового сдвига кодов, выход которого соединен с вторым блоком запоминания кодов, а третий блох эапаминания кодов связан с первым вхо дом второго блока внутрирегистровогс» ,сдвига кодов, выхсщ которого саеди5 иен с блоком запоминания ответвляемого хода, при этом входы первого и третьего блоков запоминания кодов соединены между собой и являются первым входом асинхронно-синхронного l0 регистра гервой регистровой ячейки, а вторым и третьим входом служат вторые входы первого и второго блоков внутрирегистровых сдвигов кодов, при этом, выход блока запоминания
15 атветвляемого кода служит первым выходом, а выход второго блока запоминания кодов является вторым выходом асинхронно-синхронного регистра первой регистровой ячейки.
2р l На Фиг. 1 изображена структурная схема предлагаемого устройства; на фиг. 2 — структурная схема асинхронно-синхронного регистра трех групп запоминания кодов и нескольких единиц ответвляемого кода; на фнг. 3структурная схема асинхронно-синхронного регистра двух групп запомина» ния кодов и нескольких единиц ответвляемого кода; на фиг. 4 - структурная схема асинхронно-синхронного регистра трех групп запоминания кодов и одной единицы ответвляемого кода; на фиг-.. 5 — структурная схема асинхрон но-синхроннога регистра двух групп запоминания кодов и одной единицы ответвляемого кода.
Устройство состоит из »адатчика 1 адресов, соединенного через шифратор 2 с начальным асинхронно-синхрон4р ным регистром 3, дешифраторов 4, путевых датчиков 5, исполнительных механизмов (не показаны), блоков 6 сдвигов кодов, блоков 7 сдвигов кодов с дешифраторами, асинхронно45 синхронных регистров 8, регистровых и безрегистровых ячеек, объединенных попарно, кроме последней, причем первая регистровая ячейка 9 этой пары расположена ближе к начальному асинхронному регистру, а другая из этой пары является втор»й безрегистровой ячейкой 10; прн этом путевой датчик 5 первых регистровых ячеек 9 первым выходом связан с первым входом блока 6 сдвига кодов, первый выход которого соединен через дешифратор 4 со своим исполнительным механизмом (ие показан), а второй выход связан с первым входом асинхронно-синхрон ного регистра 8, первый выход kcro60 рого соединен с первым вхсщом блока 7 сдвига кодов с дешифратором второй безрегистровой ячейки 10, а первый выхсщ блока 7 сдвига кодов с дешифраторам связан со своим исполнительным механизмом (не показан), рой служат выходы блока 17 запоминания ответвляемого кода и третьего блока 15 запоминания кодов. Выход дешифратора ответвляемого кода 16 асинхронно-синхронного регистра 8 первой регистровой ячейки 9 в случае двух групп запоминания кодов и нескольких единиц ответвляемого кода через первый блок 11 запоминания кодов соединен с первым входом ,первого блока 12 внутрирегистрового
10688 при этом путевой датчик второй безрегистровой ячейки 10 первым выходом. соединен с вторым входом блока 7, сдвига кодов с дешифратором, второй выход которого соединен с вторым выходом путевого датчика 5 второй без регистровой ячейки 10 и вторым входом асинхронно-синхронного регистра 8 первой регистровой ячейки 9, при этом у путевых датчиков 5 первых регистровых ячеек 9 каждой 1О пары, кроме первой регистровой ячейки 9 первого накопителя, второй выход соединен с третьим входом асинхронно-синхронного регистра 8 первой регистровой ячейки 9 предыдущего íà- 15 копителя, а второй выход асинхронносинхронного регистра 8. связан с вторым входом блока 6 сдвига кодов первой регистровой ячейки 9 следующего накопителя, третий выход блока 7 сдвига кодов первой регистровой ячейки 9 соединен с третьим входом асинхронно- синхронного регистра 8 первой регистровой ячейки 9 предыдущего накоиителя, при этом асинхронно-синхронный ре,гистр 8 наиболее удаленной от начального асинхронного регист- ра 3 первой регистровой ячейки 9 вторым выхоцом соединен с вторым вхо-. дом блока сдвига кодов с дешифрато- 30 ром 7 второй безрегистровой ячейки 10, а второй выход блока 6 сдвига кодов соединен с третьим входом аси нхронно-синхронного ре ги стра 8 первой регистровой ячейки 9. Первый блок 11 запоминания кодов асинхронно-синхронного регистра 8 первой регистровой ячейки 9 в случае трех групп запоминания кодов и нескольких единиц ответвляемого кода своим выходом связан с первым входом первого 40 блока 12 внутрирегистрового сдвига кодов, первый выход которого через. второй блок 13 запоминания кодов соединен с первым входом второго блока 14 внутрирегистрового сдвига кодов, первый выход которого связан с входом третьего блока 15 запоминания кодов, а второй выход первого блока 12 внутрирегистрового сдвига кодов связан через дешифратор 16 50 ответвляемого кода с блоком 17 запоминания ответвляемого кода при этом вторс и выход второго блока 14 внутрирегистрового сдвига кодов соединен с вторым входом первого блока 12.внутрирегистрового сдвига кодов, причем выход первого блока 11 запоминания кодов является первым входом, а третьи входы первого 12 и второго блоков 14 внутри- .60 регистрового сдвига кодов являются соответственно .вторыми и третьими входами асинхронно-синхронного регистра 8 первой регистровой ячейки 9, первым и вторым выходом котосдвига кодов, выход которого через единичный шифратор 18 связали с первым входом второго блока 13 запоминания кодов, первый выход которого связан с первым входом второго блока 14 виутрирегистрового сдвига кодов, выход которого соединен с ретьим блоком 15 запоминания кодов, прн. этом вход дешифратора 16 ответвляемого кода соединен с вторым входом второго блока. 13 запоминания ксдов и они являются первым входом асинхронно.-синхронного регистра 8 первой регистровой ячейки 9, а вторые входы. первого 12 и второго 14 блоков внутрирегистровых сдвигов кодов служат соответственно вторым и третьим входом асинхронно-синхронного регистра 8 первой регистровой ячейки 9, первым и вторым выходом которой соответственно являются второй выход второго блока 13 запоминания кодов и выход третьего блока 15 .запоминания кодов. Первый блок 1 эапоминания кодов асинхронно-синхронного регистра 8 первой регистровой ячейки 9 в случае трех. групп запоминания кодов и одной единицы ответвляемого кода соединен с первым входом первого блока 12 внутрирегистрового сдвига кодов, первый выход которого через третий блок l5 запоминания кодов связан с первым входом второго блока 14 внутрирегистрового сдвига кодов, первый выход которого соеди нен с четвертым блоком 19 запоминания кодов, при этом выход второго блока 13 запоминания кодов связан с вторым входом первого блока 1 . внутрирегистрового сдвига кодов, второй выход которого соединен с блоком 17 запоминания ответвляемого кода, а второй выход второго блока 14 внутрирегистрового сдвига кодов соединен с третьим входом первого блока 12 внутрнрегнстровоГо сдвига кодов, иричем входы нервого 11 и второго .13 блоков запоминания кодов объединены между собой и являются первым входом асинхронно-синхронного регистра 8 первой регистровой ячейки 9, а вторым и третьим входами служат четвертый вход первого 12 и второй вход второго 14 блоков. внутрирегнстровых сдвигов - кодов, при этом выход блока 17 запоминания ответвляемого кода служит первым выходом, а
1068894 выход четвертого блока 19 запоминания- кодов является вторым выходом асинхронно-синхронного регистра 8 первой регистровой ячейки 9. Первый блок 11 запоминания кодон асинхронносинхронного регистра 8 первой регист- 5 роной ячейки 9 в случае двух групп запоминания кодов и одной единицы ответвляемого кода соединен с первым входом первого блока 12 внутрирегистрового сдвига кодон, выход которого 10 соединен вторым блоком 13 запоминания кодов, а третий блок 15 запоминания кодов связан с первым входом вто рого блока 14 внутрирегистрового сдвига кодов, выход которого саеди- 15 нен с блоком 17 запоминания ответвляемога кода, при этом входы перного ll и третьего 15 блоков запоминания кодов соединены между собой и являются первым входом Щ асинхронно-синхронного регистра 8 первой регистровой ячейки 9, а вторым и третьим входами служат вторые входы первого 12 и второго 14 блоков внутрирегистровых сдвигов кодов, при этом выход блока 17 запоминания ответвляемого кода служит первым выходом, а выход второго блока 13 запоминания кодов является вторым выходом асинхронно-синхронного регистра 8 первой регистровой ячейки 9.
Устройство работает следующим образом.
Во время нахождения лесоматериала на позиции оценки его качества эадатчиком l адресов через дешифратор 2 код адреса накопителя вводят в начальный асинхронный регистр 3 (фиг. 1), После прохождения адресованного лесоматериала мимо путевого датчи- 40 ка 5 первого накопителя действием блока 6 сдвига кодов код сдвигается иэ начального асинхронного регистра 3 в первую регистровую ячейку 9.
Совершенно аналогично код сдвигается 45 дальше, пока не придет н регистровую яч ей ку, предыдущую по от ноше нию к данной рассматриваемой регистровой ячейке.
Если для данной ячейки код, пришедший в предыдущую ячейку, является исполнительным, то после прохождения лесоматериала мимо путевого датчика 5 данной регистроной ячейки действием блока 6 сдвига кодов код попадает в дешифратор 4, где расшифровывается и поступает на исполнительный механизм (не показан), Лесоматериал в результате попадает в предназначенное ему место. ° 60
Если для данной регистровой ячейки код является ответвляемым, то в зависимости от разновидности исполнения ответвляемого тракта код проходит или через первый блок ll запо- 65 минания кодов, первый блок 12 внутрирегистров ого сдвига кодов, дешифратор 16 ответвляемого кода и блок 17 запоминания атнетвляемого кода (Фнг. 2), или через дешифратор 16 ответвляемого кода, первый блок 11 эапоминанця кодов, первый блок 12 внутрире,гистрового сдвига кодов, единичный шифратор 18 и второй блок 13 запоминания кодов (Фиг. 3), или через второй блок 13 запоминания кодов, первый блок 12 ннутрирегистровых сдвигов кодов .и блок 17 запоминания ответвляемого кода (Фиг. 4), или через третий блок 15 запоминания кодов, второй блок 14 внутрире истрового сдвига кодов и блок 17 запоминания ответвляемого
4 кода (фиг. 5)., причем во всех. вариантах ответнленного тракта на его выход код поступает после воздействия данного лесоматериала на путевой датчик 5 второй беэрегистровой ячейки 10. Такая синхронизация перемещения лесоматериалов и кода обеспечивается синхронизирующей связью между путевым датчиком 5 и блокам 7 сдвига кодов с дешифратором 7 второй регистровой ячейки 10 с асинхронносинхронным регистром 8 перв ой регистровой ячейки 9, После завершения указанного воздействия по сигналу путевого датчика 5 второй регистровой ячейки 10 возбуждается ее блок 7 сдвига кодов с дешифратором и код вь|дается исполнительному механизму (не показан), Лесоматериал .попадает в предназначенное ему место. Аналогично работают все остальные беэрегистровые ячейки.
Если для данной ячейки код является транзитным, то в зависимости от исполнения транзитного тракта код проходит или через первый блок 11 запоминания кодов, первый блок 12 внутрирегистроного.сдвига кодов, второй блок 13 запоминания кодов, второй блок 14 внутрирегистрового сдвига кодов и третий блок 25 запоминания кодов (фиг. 2), или через второй блок 13 запоминания кодов, второй блок 14 ннутрирегистрового сдвига кодов и третий блок 15 запоминания кодов (фнг. 3), или через первый блок ll запоминания кодов, первый блок 12 внутрнрегистрового сдвига кодов, третий блок 15 запоминания кодов, второй блок 14 внутрирегистрового сдвига кодов и четвер" тый блок 19 запоминания кодов (Фиr. 4), или через первый блок 11 запоминания кодов, первый блок 12 внутрирегистроного сдвига кодов и второй блок 13 запоминания кодов (Фиг. 5). С третьего блока 15 запоминания кодов код сдвигается действием блока 6 сдвига кодов пос1068894
1.0 ле прохождения лесоматериала мимо путевого датчика 5 следующей первой регистровой ячейки 9, а затем, как и в данной регистровой ячейке, в зависимости от разновидности кода либо сразу выдается исполнительному 5 механизму следующей первой регистро-. вой ячейки 9, либо попадает в ответв« ленный тракт и выдается затем испол.нительному механизму регистровой ячейки, отстоящей от рассматриваемой через один накопитель, либо через транзитный тракт переходит в регист,ровую ячейку, отстоящую от рассматриваемой через два накопителя и т.д.,, обеспечивая раскладку лесоматериалов по своим накопителям.
Предлагаемое устройство повиаает качество сортировки.
1С68894
1068894
Фие. Ф вой ИПИ Заказ 11472/43 Тираж 846. Подписное
Филиал ППП "Патент", r. Ужгород:,ул.Проектная,4
