Усилитель считывания на кмдп-транзисторах

 

УСИЛИТЕЛЬ СЧИТЫВАНИЯ НА КМДП-ТРАНЗИСТОРАХ, содержащий два усилительных транзистсзра р-типа, соединенные по схеме с перекрестной связью, два нагрузочных транзистора п-типа, стробируюп№1й транзистор п-типа , причем истоки усилительных транзисторов р-типа соединены с шиной питания, стоки его соединены со стоками нагрузочных транзисторов п-типа и являются одним и другим выходами усилителя, затв.оры нагрузочных транзисторов п-типа являются информациоНгными входами усилителя, истоки соединены со стоком стробирующего транзистора п-типа, затвор которого является тактовым входом усилителя, исток соединен с шиной нулевого потенциала , отличающийся тем, что, с целью снижения потребляемой мощности, в него введены форсирующие транзисторы п-типа, а также установо ные транзисторы р-типа, причем зат воры и истоки форсирующих транзисторов п-типа соединены по схеме с перекрестной связью и соединены со стоками нагрузочнь1х транзисторов п-ти (О па, затворы которых соединены со стоками форсирующих транзисторов п-типа, истоки установочных транзисторов ртипа соединены с шиной питания, затворы - с затвором стробирующего транзистора п-типа, а стоки - со стоками усилит€У1ьных транзисторов р-типа.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ЗСЮС» С700

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3532687/18-24 (22) 05.01.83 (46) 23.04.84.Бюл. 9 15 (72) В.В.Баранов, 10.М.Герасимов, Н.Г.Григорьев, A.Í.Êàðìàçèíñêèé, П.Б.Поплевин и Э.П.Савостьянов (53) 681.327.6(088.8) (56) 1. Патент Франции Р 2403622, кл. G ll С 7/06, опублик. 1980.

2. Авторское свидетельство СССР

У 756478, кл. G 4 1 С 7/00, 1980.

3. Патент CHIA N 4247791, кл. 307-355, опублик. 1981 (прототип). (54)(57) УСИПИТЕЛЬ СЧИТЫВАНИЯ НА

КИДП-ТРАНЗИСТОРАХ, содержащий два усилительных транзистора р-типа, соединенные по схеме с перекрестной связью, два нагрузочных транзистора

n"типа, стробирующий транзистор и-ти па, причем истоки усилительных транзисторов р-тина соединены с шиной питания, стоки его соединены со стоками нагрузочных транзисторов и-типа.Л0 1О88065 А и являются одним и другим выходами усилителя, затворы нагрузочных транзисторов п-типа являются информацион-. ными входами усилителя, истоки соединены со стоком стробирующего транзистора п-типа, затвор которого яв" ляется тактовым входом усилителя, исток соединен с шиной нулевого потенциала, отличающийся тем, что, с целью снижения потребляемой мощности, в него введены форсирующие транзисторы п-типа, а также установоч ные транзисторы р-типа, причем затворы и истоки форсирующих транзисторов и-типа соединены по схеме с перекрестной связью и соединены со стоками нагрузочных транзисторов и-типа, затворы которых соединены со стоками форсирующих транзисторов п-типа, истоки установочных транзисторов ртипа соединены с шиной питания, затворы — с затвором стробирующего тран. зистора п-типа, а стоки — со стоками усилительных транзисторов р-типа.

1 )08

Изобретение относится к вычислительной технике и может быть использовано для усиления сигналов считываемой информации в запоминающих устрой ствах на КМДП-транзисторах.

Известен усилитель считывания, содержащий первый и второй активные

ИДП-транзисторы, соединенные по схеме с перекрестной связью, первый и второй нагрузочные транзисторы, стро- |ð бирующий транзистор, две тактовые шины, шину питания, общую шину, первый и второй выходы, первую и вторую разрядные шины а также три установочных транзистора, причем истоки активных транзисторов соединены со стоком стробирующего транзистора, затвор которого соединен с первой тактовой шиной, исток — с общей шиной, затворы первого и второго нагрузочных транзисторов соединены с первой и второй разрядными шинами соответственно, затворы установочных транзисторон соединены со нторой тактовой шиной (13 .

Недостатком данного усилителя является большая потребляемая мощность, обусловленная тем, что после переключения усилителя нагрузочные транзисторы остаются открытыми.

Известен также усилитель считыва30 ния на КИДП-транзисторах, содержащий первый и второй активные транзисторы первого типа проводимости, перный и второй нагруэочные транзисторы нторого типа проводимости, первый и нто З5 рой стробирующие транзисторы второго типа проводимости, а также первый и второЦ установочные транзисторы первого типа проводимости, три тактовые шины, шину питания, общую шину, 4Р первый и второй выходы, первую и вторую разрядные шины, причем истоки активных транзисторов соединены с общей шиной и истоками установочных транзисторов, стоки — со стоками на- 45 грузочных транзисторов, которые соединены с выходами усилителя, соединенными с разрядными шинами, первый и второй нагрузочные транзисторы coe" динены по схеме с перекрестной обратной связью, истоки стробирующих транзисторов соединены с шиной питания, затворы — с первой и второй тактовыми шинами, стоки — с истоками первого и второго нагрузочных транзисторов, стоки первого и второго установочных транэисторон соединены с первой и второй разрядными шинами

8065 2 соответственно, затворы - с третьей тактовой шиной Е2 3.

Недостатком этого усилителя является низкое быстродействие, а также большая потребляемая мощность, обусловленная тем, что нагрузочные транзисторы значительное время находятся в открытом состоянии.

Наиболее близким к изобретению является усилитель считывания на КМДПтранзисторах, содержащий первый и второй усилительные транзисторы р-типа, соединенные по схеме с перекрестной связью, первый и второй нагруэочные транзисторы п-типа, стробирующий транзистор п-типа, тактовую шину, шину питания; общую шину, первый и второй выходы, первую и вторую разрядные шины, а также установочный транзистор п-типа, причем истоки первого и нторого усилительных транзисторов р-типа соединены с шиной питания, стоки — с первым и вторым выходами соответственно, которые соединены со стоками первого и второго нагрузочных транзисторов итипа соответственно, затворы которых соединены с первой и второй разряд-. ными шинами соответственно, истоки— со стоком стробирующего транзистора п-типа, затвор которого соединен с тактовой шиной, исток — с общей шиной, исток и сток установочного транзистора р-типа соединены с первым и вторым выходами усилителя соответственно, затвор — с тактовой шиной L3 j.

Недостатком известного устройства является большая потребляемая мощность, обусловленная тем, что нагрузочные транзисторы длительное время остаются открытыми из-за медленного разряда разрядных шин.

Цель изобретения " снижение потребляемой мощности.

Поставленная цель достигается тем, что в усилитель считывания на IQQIIтранзисторах, содержащий два усилительньи транзистора р-типа, соединенные по схеме с перекрестной снязью, два нагрузочных транзистора п-типа, стробирующий транзистор п-типа, причем истоки усилительных транзисторов р-типа соединены с шиной питания, с оки соединены со стоками нагрузочньи транзисторов и-типа и являются одним и другим выходами усилителя, затворы нагрузочных транзисторов Il-òèïà являются информацион3 108 ными входами усилителя, истоки соединены со стоком стробирующего тран".

Ф эистора п-типа, затвор которого является тактовым входом усилителя, исток соединен с шиной нулевого по5 тенциала, введены форсирующие транзисторы п-типа, а также установочные транзисторы р-типа, причем затворы и истоки форсирующих транзисторов и-типа соединены по схеме с перек- Io рестной связью н соединены со стоками нагрузочных транзисторов п-типа, затворы которых соединены со стоками форсируннцих транзисторов п-типа, истоки установочных транзисторов ртипа соединены с шиной питания, затворы — с затвором стробирующего транзистора п-типа, а стоки — со стоками усилительных транзисторов р-типа.

На чертеже дана принципиальная . схема усилителя считывания.

Усилитель считывания содержит первый 1 и второй 2 усилительные транзисторы р-типа, соединенные по схеме с перекрестной связью, первый 3 и вто" 5 рой 4 нагруэочные транзисторы и-типа .

f стробирующий транзистор 5 п-типа, тактовую шину 6, шину питания 7, шину 8 нулевого потенциала, первый 9 и второй 10 выходы, первую ll и вторую 12 разрядные шины, а 1 акже первый 13 и второй 14 форсирующие транзисторы п-типа, первый 15 и второй 16 установочные транзисторы р-типа, причем истоки усилительных транзисторов I и 2 соединены с шиной 7 питания, стоки — с первым 9 и вторым 10 выходами соответственно, которые соединены со стоками первого 3 и второго 4 нагрузочных транзисторов соответственно, затворы которых сое- 40 дииены с первой и второй разрядными шинами 1! и )2 соответственно, ис" токи — со стоком стробирующего тран зистора 5, затвор которого соединен с тактовой шиной 6, исток — с шиной 45 нулевого потенциала 8, затворы первого и второго форсирующих транзисторов !3 и 14 соединены со стоками первого 3 и второго 4 нагрузочных транзисторов соответственно, истоки -50 со стоками второго 4 и первого,З нагрузочных транзисторов соответственно, стоки — с затворами первого 3 и второго 4 нагрузочных транзисторов соответственно, истоки первого и вто-55 рого установочных транзисторов )5 и, l6 соединены с шиной 7 питания, стоки — с первым 9 и вторым 10 выхода8065 4

I ми усилителя соответственно, затворыс тактовой шиной б.

Усилитель считывания работает следующим,образом.

В статическом режиме на тактовой шйне 6 и шине нулевого потенциала 8 поддерживаются потенциалы логич ского нуля, а на шине питания 7 и разряд ных шинах II и 12 — потенциалы логической единицы, при этом транзисторы

15 и 16 открыты, остальные транзисторы закрыты. В результате на выходах 9 и 10 усилителя устанавливаются потенциалы логической единицы. Такии образом, с помощью установочных транзисторов 15 и l6 осуществляется установка потенциалов па выходах 9 и

10 до уровня логической единицы; Форсирующие транзисторы )3 и )4 в данном режиме в работе не участвуют и остаются закрытыми.

В режиме считывания на разрядные шины 1,1 и 12 подается сигнал считывания, равный разности потенциалов этих шин. Предположим для определенности, что потенциал разрядной шины !2 ос тается равным логической единице, а потенциал разрядной шины 11 начина ет уменьшаться от уровня логической

;единицы. Когда сигнал считывания стаjHoBHTcH достаточным, чтобы скомпенсировать разбаланс плеч усилителя, ! обусловленный разбросом параметров транзисторов, подается сигнал логической единицы на тактовую шину 6.

При этом установочные транэисторы 15 и 16 закрываются, а стробирующий транзистор 5 и нагрузочные транзисторы 3 и 4 открываются. Потенциалы выходов 9 и 10 начинают уменьшаться, В схеме развивается регенератив- ный процесс, в результате которого на выходе )0 устанавливается потенциал логического нуля, а на выходе

9 " потенциал логической единицы.

При этом форсирующий транзистор )4 остается закрытым, а форсирующий транзистор !3 открывается, форсируя процесс уменьшения потенциала на разрядной шине 11, в результате которого закрывается нагрузочный транзистор 3.

Сравнительный анализ данного усилителя считывания с известным показывает, что введение форсирующих транзисторов дает снижение потребляемой мощности на порядок.!

088065

Составитель О, Кулакбв

Техред О.Нецв Корректор Г.Огар

Редактор П.Коссей

Заказ 2684/49 Тираж 575 Подписное

ВНИ!!ПИ Государственного комитета СССР по делам изобретений и открытий!

)3035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул.Проектная, 4