Усилитель считывания на дополняющих мдп-транзисторах

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик (is 1 0051 85 (61) Дополнительное к авт. свид-ву— (22) Заявлено ОК1281 (21) 3359584/18-24 с присоединением заявки ¹ (51) М. Кл.

С, 11 С 7/00

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликовано 15.03.83Бюллетеиь № 10

{53) УДК 681. 327. б (088. 8) Дата опубликования описания 15. 03. 83

В.-1В.В.Баранов, Ю.М.Герасимов, Н.Г.Григорьев, A.Н.Кармазийский, П.Б.Поплевин и Э.5Лйво@тьянов т .,;>

ЮФ с -.,;..

Ф

М -, (72) Авторы изобретения (71) Заявитель (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ НА ДОПОЛНЯЮЩИХ

МДП-ТРАНЗИСТОРАХ

Изобретение относится к вычислительной технике и может быть применено для усиления сигналов считываемой информации в запоминающих уст-. ройствах на дополняющих МДП-тран-. зисторах.

Известны усилители считывания, содержащие триггер на МДП-транзисторах, затворы нагрузочных транзисторов в котором соединены со входами усилителя считывания, а также содержащих стробирующие транзисторы, включенные между общей шиной и транзисторами, соединенными по схеме с перекрестной связью, или между общей шиной и нагрузочными транзисторами 1 .

Недостатком этих усилителей считывания является большая потребляемая мощность.

Наиболее близким к предлагаемому является усилитель считывания на дополняющих МДП-транзисторах,содержащий первый и второй р-канальные транзисторы, соединенные по схеме с перекрестной связью, истоки которых соединены с миной питания, стоки — соответственно.со входами первого и второго инвертора и соответ- ственно со стоками первого и второго нагрузочных и-канальных транзисторов затворы которых соединены соответственно с первым и вторым входами усилителя считывания, исто.ки со стоком и-канального стробирующего транзистора, затвор которого соединен с шиной строба, исток— с общей шиной (2).

Недостатком известного усилителя считывания является большая потребляемая мощность, обусловленная сквоз. ным протеканием тока .после переключения усилителя считывания.

Цель изобретения — уменьшение мощности, потребляемой усилителемсчитывания.

Поставленная цель достигается тем, что усилитель считывания на дополняющих МДП-транзисторах, включающий первый и второй ключевые р;канальные транзисторы, соединенные перекрестной связью, истоки которых соединены с шиной питания, стоки - соответственно со входами первого и второго инвертирующих транзисторов и соответственно — со стоками первого и второго нагрузочных и-канальных транзисторов, затворы которых являются соответственно первым и вторым входами усилителя

1005185

19 станет достаточным для компенсации разбаланса плеч усилителя считывания, на шину строба 16 подается сигнал логической единицы. Транзисторы 7-9 открываются, а транзисторы

12 и 13 закрываются. Напряжения в узлах 14 и 15 начинают уменьшаться, приводя к отпиранию транзисторов 1 и 2. В усилителе считывания развивается регенеративный процесс, в результате которого транзисторы 6 и 10 считывания, истоки первого и второго нагрузочных и-канальных транзисторов — co стоком п-,êàíàëüíîãî стробирующего транзистора, затвор которого соединен с шиной строба, исток — с общей шиной, содержит два форсирующих и-канальных транзистора и два установочных р-канальных транзистора, причем истоки форсирующих и-канальных транзисторов соединены со стоком стробирующего транзистора, сток первого форсирующего и -канального транзистора соединен с затвором первого нагруэочного h -канального транзистора, а затвор — с выходом второго инвертирующего транзистора, сток второго форсирующего ll -канального транзистора соединен с затвором второго нагрузочного и -канального транзистора, а затвор — с выходом первого инвертирующего транзистора, истоки первого и второго установочных р-ка. нальных транзисторов соединены с шиной питания, затворы — с шиной строба, стоки — соответственно со стоками первого и второго нагрузочных П -канальных транзисторов, исток стробирующего транзистора соединен с истоками первого и второго инвертирующих транзисторов и общей шиной.

На чертеже дана принципиальная схема усилителя считывания. Усилитель считывания содержит первый и второй р-канальные ключевые транзисторы 1 и 2, соединенные перекрестной связью; первый инвертор на транзисторах 3 и 4; второй инвертор на транзисторах 5 и б; первый и второй нагрузочные tl -канальные транзисторы

7 и 8;стробирующий и -канальный транзистор 9; первый и второй форсирующие и --канальные транзисторы 10 и

11; .первый и второй установочные рканальные транзисторы 12 и 13; узлы

14 и 15; шину строба 16; шину питания 17> общую шину 18; первый и второй входы 19 и 20; первый и второй выходы 21 и 22.

Усилитель считывания работает следующим образом.

В режиме хранения напряжения на шинах 16, 17 и входах 19 и 20 соответствуют уровню логической единицы, а на шине 18 — уровню логического нуля. Транзисторы 1, 2, 4, б — 11 закрыты, а транзисторы 3, 5, 12 и 13 открыты. При этом напряжения в узлах

14 и 15 соответствуют уровню логической единицы, а на выходах 21 и

22 — уровню логического нуля.

В режиме считывания напряжение на входах 19 и 20 усилителя считывания начинает изменяться. Предположим для определенности, что напряжение на входе 19 начинает уменьшаться, а на входе 20 остается прежним.

После того, как напряжение на входе

10

Формула изобретения

Усилитель считывания на дополняющих МДП-транзисторах, содержащий соединенные перекрестной связью, первый и второй ключевые р-канальные транзисторы, истоки которых соединены с шиной питания, стоки соответственно с входами первого и второго инвертирующих транзисторов и соответственно со стоками первого и второго нагрузочных и-канальных транзисторов, затворы которых являются соответственно первым и вторьж входами усилителя считывания, .истоки первого и второго нагрузочных и-канальных транзисторов соеди55 иены со стоком и-канального стробирующего транзистора, затвор которого соединен с шиной строба, исток с общей шиной, о т л и ч а ю щ и йс я тем, что, с целью уменьшения

60 потребляемой мощности усилителем, он содержит два форсирующих и-канальных транзистора и два установочных р-канальных транзистора, причем истоки форсирующих и-канальных транзисторов соединены со стоком строоткрываются, транзисторы 2 и 5 закрываются. Открытый форсирующий транзистор 10 разряжает емкость, связанную со входом 19. В результате за- . крывается нагруэочный транзистор 7, исключая тем самым протекание сквозного тока через усилитель считыва. ния.

Режим записи отличается от-режима хранения тем, что напряжения на входах 19 и 20 могут изменяться. При этом напряжения на выходах усилителя считывания остаются постоянными.

Уменьшение потребляемой мощности в предлагаемом усилителе считывания достигается за счет уменьщения времени протекания сквозного тока через усилитель, что, в свою очередь, обеспечивается введением в схему

З0 форсирующих транзисторов.

Таким образом, применение в усилителе форсирующих транзисторов позволяет на порядок уменьшить время протекания сквозного тока через

35 усилитель, а следовательно, и мощность потребления.

1005185!

О t7

21

f8

Составитель В.Гордонова

Редактор С.Тимохина Техред О.Неце Корректор И.Шулла

Заказ 1911/71 Тираж 592 Подписное

ВНИИПИ Государственного комитета СССР пс делам изобретений и открытий

113035, Ыосква, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 бирующего транзистора, сток первого форсирующего и-канального транзистора соединен с затвором первого нагрузочного .и-канального транзистора, а затвор — с выходом второго инвертирующего транзистора, сток второго форсирующего и-канального транзистора соединен с затвором второго нагруэочного и-канального транзистора, а затвор — с выходом первого инвертирующего транзистора, истоки первого и второго установочных р-канальных транзисторов соединены с шиной питания, затворы - с шиной строба, стоки — соответственно со стоками первого и второго нагрузочных и -канальных транзИсторов, исток стробнрующего транзистора соединен с истоками первого и второго инвертирующих транзисторов и общей шиной.

Источники информации, принятые во внимание при экспертизе

1. Патент США 9 4136292, кл. 307-355, 1976 °

2. Патент Англии 9 2018076, кл. G 011 С 7/00, 1978 (прототип) °