Делитель частоты
ДЕЛИТЕЛЬ ЧАСТОТЫ, содержащий счетчик, счетный вход которого соединен с входной шиной, а выходы с входами дешифратора, имеющего два выхода, первый из которых соединен с S-входом RS-триггера, выход которого соединен с выходной шиной и первым входом установки счетчикаj отличающийся тем, что, с целью повышения надежности, в него введены 1К-триггер С-вход которого соединен С входной г НОЙ, выход - с вторым входом уст; эвки счетчика и R-входом RS-триггера, выход которого соединен с входом управления дешифратора, причем .1К-триггера соединен с вторым выходом дешифратора, К-вход с шиной логической 1.
СОЮЗ СОВЕТСНИХ
034 Л
РЕСПУБЛИН (1% 01»
3(5g Н 03 К 23 00
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
Д В 1
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
-2 (21) 3606531/18-21 (22) 15.04.83 (46) 07 ° 09.84. Вюл. N 33 (72) В.Е. Коренфельд
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (53) 621.374.3(088.8) (5e) 1. Авторское свидетельство СССР
11 531285, кл. Н 03 К 23/00, 03.02.75.
2. Авторское свидетельство СССР
В 869055, кл. Н 03 К 23/00, 14.01.80 (прототип). (54)(57) ДЕЛИТЕЛЬ ЧАСТОТЫ, содержащий счетчик, счетный вход которого соединен с входной шиной, а выходы— с входами дешифратора, имеющего два выхода, первый из которых соединен с S-входом RS-триггера, выход которого соединен с выходной шиной и первым входом установки счетчика, о т л ич а ю шийся тем, что, с целью повышения надежности, в него введены IK-триггер, С-вход которого соединен с входной г ной, выход — с вторым входом уст; банки счетчика и R-входом
RS-триггера, выход которого соединен с входом управления дешифратора, причем I-BWANA .TK-триггера соединен с вторым выходом дешифратора, К-вход— с шиной логической "1".
1 1112
Изобретение относится к импульсной технике и может быть использовано в радиоэлектронных устройствах, где требуется деление частоты на произвольное (большое) целое число.
Известен делитель частоты с целочисленным коэффициентом деления, содержащий четыре вентиля, П -разрядный счетчик и дешифратор (1) .
Однако надежность работы такого 10 делителя частоты относительно низкая ввиду того, что триггеры всех разрядов счетчика сбрасываются одним импульсом, длительность которого равна одному периоду частоты входного сиг- 15 нала. Такой алгоритм работы не позволяет применить в старших разрядах счетчика низкочастотные триггеры, которые имеют более высокую надежность.
Наиболее близким к изобретению по 2р технической сущности является делитель частоты, содержащий счетчик, дешифратор, RS-триггер и инвертирующий элемент, вход которого соединен с входной шиной, а выход инвертиру- 25 ющего элемента соединен с R-входом
RS-триггера, S-вход и выход которого соединены соответственно с выходом дешифратора. и входом установки счетчика, выходы которого соединены с вхоЗр дами дешифратора, нулевой выход де- . шифпатора соединен с управляющим входом инвертирующего элемента, а счетный вход счетчика соединен с входной шиной устройства (2) .
В этом устройстве триггеры всех разрядов счетчика сбрасываются одним импульсом, длительность которого не может превышать длительности одного периода частоты входного сигнала.
Поэтому в этом устройстве при частотах входного сигнала выше ЗМГц и коэффициентах деления выше 1000 в старших разрядах счетчика приходится применять высокочастотные триггеры, ус- 4 тупающие по среднему времени наработки на отказ, потребление энергии и степени интеграции низкочастотным триггерам.
Недостатком известного является Ж относительно низкая надежность работы, обусловленная общей целью сброса для триггеров всех разрядов счетчика.
Цель изобретения — повышение надежности устройства. 55 з
Поставленная цель достигается тем, что в делитель частоты, содержащий счетчик, счетный вход которого
571 2 соединен с входной шиной, а выходы— с входами дешифратора, имеющего два выхода, первый из которых соединен с S-входом RS-триггера, выход которого соединен с выходной шиной и первым входом установки счетчика, введены IK-триггер, С-вход которого соединен с входной шиной, выход с вторым входом установки счетчика и R-входом RS-триггера, выход которого соединен с входом управления дешифратора, причем I-вход IK-триг- гера соединен с вторым выходом дешифратора, К-вход — с шиной логической
На чертеже представлена электрическая структурная схема устройства, Делитель частоты содержит счетчик 1, счетный вход которого соединен с входной шиной 2, а выходы— с входами дешифратора 3, имеющего два выхода 4 и 5, первый из которых соединен с S-входом RS-триггера 6, выход которого соединен с выходной шиной 7 и первым входом установки счетчика 1, IK-триггер 8, С-вход которого соединен с входной шиной 2, выход — с вторым входом установки счетчика 1 и R-входом RS-триггера 6, выход которого соединен с входом управления дешифратора 3, причем
I-вход IK-триггера 8 соединен с вторым выходом дешифратора 3, К-вход— с шиной логической " 1".
Делитель частоты работает следующим образом.
В исходном состоянии в счетчик 1, например N-разрядный, записано число ((2 - 1) — К + 2), где К вЂ” требуемый коэффициент деления. Разряды счетчика 1 разбиты на две группы; A — старшие,  — младшие, так что каждая группа имеет свой вход установки.
При этом выполняется соотношение
A+B=N.
Входные импульсы с шины 2 поступают на счетный вход счетчика 1, который производит их подсчет. В момент времени, когда на разрядных шинах старших разрядов счетчика устанавливается код, состоящий иэ одних единиц, на первом выходе 4 дешифратора
3 появляется сигнал, по которому
RS-триггер 6 переходит в единичное состояние. Сигнал с выхода RS-триггера 6 поступает на шину 7, управляющий вход дешифратора 3 и первый вход установки счетчика 1. Зтот сигСоставитель А. Соколов
Ф
Редактор Н. Бобкова Техред А,Бабинец Корректор Е. Сирохман
Заказ 6468/44 Тираж 861 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, ?1осква, Ж-35, Раушская наб,, д. 4/5
Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4
3 1112 нал, длительность которого соответствует времени пребывания RS-триггера 6 в единичном состоянии, записывает в триггеры старших разрядов счетчика 1 соответствующие значения старших разрядов двоичного кода числа ((2 — 1) — К + 21 . Этот же сигнал, fI поступая на управляющий вход дешифратора 3, разрешает его срабатывание по второму выходу 5. 10
Когда при дальнейшем заполнении счетчика 1, на разрядных шинах В младших разрядов устанавливается код, состоящий из одних единиц, на выходе
5 дешифратора 3 появляется сигнал, 15 поступающий на I-вход IK-триггера 8.
Следующий импульс входной частоты, поступающий на С-вход IK-триггера 8 устанавливает его в единичное состояние. Сигнал с выхода IK-триггера 8 gp устанавливает RS-триггер 6 в нулевое состояние, снимая тем самым сигнал установки старших разрядов счетчика и формируя задний фронт выходного сигнала на шине 7. Кроме того, сигнал 2 с выхода IK-триггера 8, поступая на второй вход установки счетчика 1, записывает в триггеры младших разрядов счетчика 1 значения младших разрядов двоичного кода числа ((2 — 1) — К + 2).gp
Следующий импульс входной частоты, поступающий на вход синхронизации
IK-триггера 8 устанавливает его в нулевое состояние, тем самым снимая
571 4 сигнал сброса с RS-триггера 6 и сигнал установки триггеров младших разрядов счетчика 1. Таким образом, два импульса входной частоты в конце каждого цикла счета не подсчитываются счетчиком 1, а используются для организации его установки, Этот факт и учтен введением поправочного коэффициента 2 в код установки ((2 — 1)
М
-к+ 2).
Данный алгоритм работы делителя частоты обеспечивает длительность импульса установки старших разрядов счетчика 1 в (2 — 1) раз большую, б чем младших разрядов. Поэтому в старших разрядах счетчика t можно применять триггеры значительно более низкого быстродействия, чем в младших, имеющих существенно меньшее потребление и более высокую надежность, выполненные на основе технологий (КИОП> маломощный ТТЛШ), позволяющих получить более высокую степень интеграции. Это особенно важно для делителей частоты на большие коэффициенты деления () 1000), применяемых в бортовой аппаратуре.
Экономический эффект от использования изобретения состоит в снижении стоимости устройств за счет использования в старших разрядах делителей частоты низкочастотных, но дешевых счетчиков.