Пересчетная декада

 

ПЕРЕСЧЕТНАЯ ДЕКАДА, содержащая четыре 3-К-триггера, десять транзисторов и три резистора, счетный вход декады соединен с тактовыми входами J -К-триггеров, прямой выход первого J -К-триггера соединен с К-входом третьего J -К-триггера, 3 -вход которого соединен с прямым выходом второго J -К-триггера, прямой выход третьего J -К-триггера соединен с 3 -входом четвертого J -К-триггера, коллекторы транзисторов - с соответствующими выходными шинами, а первые выводы первого, второго и третьего резисторов - соответственно с общей шиной, шиной питания и общей шиной, о т л и ч а ю щ а ЯС я тем, что, с целью повышения функциональной надежности, в нее введены четыре дополнительных транзистора , -вход первого I-К-триггера соединен с J-входом второго Т-К-триггера и прямым выходом четвертого 5 -К-триггера, инверсный выход первого J -К-триггера соединен с К-входом второго Т-К-триггера, и базами первого , второго,пятого и восьмого транзисторов, инверсный выход второго Т -К-триггера соединен с базами шестого, седьмого и девятого транзисторов , а также с базой первого дополнительного транзистора, коллектор которого сое 1нен с эмиттером второго транзистО а, инверсный выход третьего 1 -К-триггера соединен с базами четвертого и десятого транзисторов , а также с базой второгодополнительного транзистора, коллектор которого соединен с коллектором i седьмого и восьмого транзисторов, инверсный выход четвертого J -Ктриггера соединен с базами третьего транзистора и третьего дополнительного транзистора, коллектор которого соединен с эмиттерами первого, шестого и десятого транзисторов, К-вход четвертого J-К-триггера соединен с Т -входом этого Т -К-триггера, а К-вход первого 3 -К-триггера - с инверсным выходом третьего J -Кto сл триггера, эмиттеры третьего, четвертого , пятого и девятого транзисторов соединены с коллекторомчетвертого 1 дополнительного транзистора, база . которого соединена с вторыми выводами первого и второго резисторов, а эмиттер четвертого дополнительного транзистора - с эмиттерами первого, второго и третьего дополнительных транзисторов и вторым выводом третье го резистора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУВЛИН (19) (I1) зЮ Н 03 К 23/02

t,ë

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3599492/18-21 (22) 01.06.83 (46) 07.09. 84. Бюл. 1} 33 (72) И.И.Пеньков (53) 621.374.323(088.8) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (56) 1.Тычино К.К.Пересчетные декады, И., "Энергия", 1976.

2. Тычино К.К„ Тычино Н.К.Иногофункциональные цифровые измерительные приборы. И., "Радио и связь", 1981(прототип). (54)(57) ПЕРЕСЧЕТНАЯ ДЕКАДА, содержащая четыре 3 -К-триггера, десять транзисторов и три резистора, счетный вход декады соединен с тактовыми входами 1 -К-триггеров, прямой выход первого 1 -К-триггера соединен с К-входом третьего ) -К-триггера, }1 -вход которого соединен с прямым выходом второго J -К-триггера, прямой выход третьего 1 -К-триггера соединен с 1 -входом четвертого ,1 -К-триггера, коллекторы транзисторов — с соответствующими выходными шинами, а первые выводы первого, второго и третьего резисторов — со. ответственно с общей шиной, шиной питания и общей шиной, о т л и ч а— ю щ а я с я тем, что, с целью повышения функциональной надежности, в нее введены четыре дополнительных транзистора,J -вход первого J -К-триггера соединен с } -входом второго 7 -К-триггера и прямым выходом четвертого -К-триггера, инверсный выход первоro J -К-триггера соединен с К-входом второго 7-К-триггера, и базами первого, второго, пятого и восьмого транзисторов, инверсный выход второго T -К-триггера соединен с базами шестого, седьмого и девятого транзисторов, а также с базой первого дополнительног}} транзистора, коллектор которого сое чнен с эмиттером второго транзисто,а, инверсный выход третьего 3 -К-триггера соединен с базами чет .ертого и десятого транзис1 торов, а также с базой второго дополнительного транзистора, коллектор которого соединен с коллектором седьмого и восьмого транзисторов, g инверсный выход четвертого J -Ктриггера соединен с базами третьего транзистора и третьего дополнительно- рею го транзистора, коллектор которого соединен с эмиттерами первого, шесто- го и десятого транзисторов, К-вход четвертого J -К-триггера соединен с

J -входом этого 1 -К-триггера, а

К-вход первого) -К-триггера - с инверсным выходом третьего 3 -Ктриггера, эмиттеры третьего, четвертого, пятого и девятого транзисторов соединены с коллектором четвертого дополнительного транзистора, база которого соединена с вторыми выводами первого и второго резисторов, а эмиттер четвертого дополнительного транзистора — с эмиттерами первого, второго и третьего дополнительных транзисторов и вторым выводом третьего резистора.! !2574

Изобретение относится к устройствам для подсчета импульсных сигналов с индикацией суммарного числа импульс сон, поступающих на вход, и может быть использовано н измерительной и 5 вычислительной аппаратуре.

Известны пересчетные декады, содержащие четыре триггера, десять транзисторных ключей и резисторную матрицу из пятнадцати резисторов, 1О пять из которых первыми входами подключены к полюсу источника смещения, а вторые входы пяти резисторов соединены с соответствующими базами, объединенными попарно, десяти трап- 15 зисторных ключей, эмиттеры которых объединены н дне группы и каждая группа подключена к соответствующему выходу первого триггера, который с другими тремя триггерами объединен 20 в десятичный счетчик, к выходам которого подключены соответствующие входы реэисторного дешифратора, содержащего десять резисторон, а выходы резисторного дешифратора соединены с соответ-)5 ствующими базами транзисторных ключей (!) .

Недостатком этого устройства является относительно низкая функциональная падежность. 30

Наиболее близкой к изобретению является пересчетная декада, содержащая четыре 3 -К-триггера, десять транзисторов и три резистора, счетный вход декады соединен с тактовыми входами 1 -К-триггеров, прямой выход

35 первого T -К-триггера соединен с

K-входом третьего ) -К-триггера, $ -вход которого соединен с прямым выходом второго 1 -К-триггера, прямой выход третьего 3 -К-триггера соеди40 нен с J -входом четвертого T К-триггера, коллекторы транзисторов соединены с соответствующими выходными шинами, а первые выводы первого, второго и третьего резисторов соеди45 иены соответственно с общей шиной, шиной питания и общей шиной (2J.

Недостатком известного устройства является относительно низкая функциональная надежность, что связано с необходимостью использования для дешифрации резисторов и относительно большим током, необходимым для управления транзисторами.

Целью изобретения является повьпне-55 ние функциональной надежности.

Поставленная цель достигается тем, что в пересчетную декаду, содержащую четыре 3 -К-триггера, десять транзисторов и три резистора, и в которой счетный вход декады соединен с тактовыми входами ) - К-триггеров, прямой выход первого J-Ê-триггера соединен с К-входом третьего Х-Ктриггера, 3 -вход которого соединен с прямым выходом второго T -К-триггера, прямой выход третьего 3 -К-триггера соединен с -входом четвертого

-К-триггера, коллекторы транзисторов — с соответствующими выходными шинами, а первые выводы первого, второго и третьего резисторов — соответственно с общей шиной, шиной питания и обшей шиной, введены четыре дополнительных транзистора, -вход первого J -К-триггера соединен с

)-входом второго ) -К-триггера и прямым выходом четвертого 1 -К-триггера, инверсный выход первого I -К-триггера соединен с К-входом второго J -Ктриггера и базами первого, второго, пятого и восьмого транзисторов, инверсный выход второго ) -К-триггера соединен с базами шестого, седьмого и девятого транзисторов, а также с базой перного дополнительного транзистора, коллектор которого соединен с эмиттером нторого транзистора, инверсный выход третьего J -Ктриггера соединен с базами четвертого и десятого транэисторон, а также с базой второго дополнительного тран-зистора, коллектор которого соединен с коллектором седьмого и восьмого транзисторов, инверсный выход четвертого 1 -К-триггера соединен с базами третьего транзистора и третьего дополнительного транзистора, коллектор которого соединен с эмиттерами первого, шестого и десятого транзисторов, К-вход четвертого

3 -К-триггера соединен с -входом этого -К-триггера, а К-вход первого 3 -К-триггера — с инверсным ныходом третьего I - -К-триггера, эмиттеры третьего, четвертого пятого

) и девятого транзисторов соединены с коллектором четвертого дополнительного транзистора, база которого соединена с вторыми выводами первого и второго резисторов, а эмиттер четвертого дополнительного транзистора соединен с эмиттерами первого, второго и третьего дополнительных транзисторов и вторым r» водом третьего резистора.

На чертеже показана структурная схема пересчетной декады.

1112574

Пересчетная декада содержит четыре 1 -К-триггера 1 — 4, десять. транзисторов 5-!4 и три резистора

15 — 17. Счетный вход 18 декады соединен с тактовыми входами 1-К- 5 триггеров 1-4, прямой выход первого

Т -К-триггера 1 — с К-входом третьего J -К-триггера 3, У -вход которого соединен с прямым выходом второго

1-К-триггера 2, прямой выход )О третьего ) -К-триггера 3 — с

1 -входом четвертого -К-триггера 4, коллекторы транзисторов 5-14 — с соответствующими выходными шинами

19-28, а первые выводы первого 15, )5 второго 16 и третьего 17 резисторов соответственно с общей шиной 29, шиной 30 питания и общей шиной 29.

Пересчетная декада также содержит четыре дополнительных транзистора

31-34, J -вход первого ) -К-триггера

1 соединен с -входом второго ) -Kтриггера 2 и прямым выходом четвертого J -К вЂ тригге 4, инверсный выход первого 3 -К-триггера I — с К- 2 входом второго ) -К-триггера 2 и базами первого 5, второго 6, пятого 9 и восьмого 13 транзисторов, инверсный выход второго J -К-триггера 2 — с базами шестого IО, седьмого !) и девятого 13 транзисторов, а также с базой первого дополнительного транзистора 3!, коллектор которого соединен с эмиттером второго транзистора

6. Инверсный выход третьего ) †Ктриггера 3 соединен с базами четвер35 того 8 и десятого 14 транзисторов, а также с базой второго дополнительного транзистора 32, коллектор которого соединен с коллектором седьмого 11

40 и восьмого 12 транзисторов. Инверсный выход четвертого 1 -K-триггера

4 соединен с базами третьего транзистора 7 и третьего дополнительного транзистора 33, коллектор которого

45 соединен с эмиттерами первого 5, шестого 10 и десятого 14 транзисторов, К-вход четвертого J -К-триггера 4 с 1 -входом этого 1 -К-триггера, а

К-вход первого 3 -К-триггера 1 — с инверсным выходом третьего J -К-триггера 3, эмиттеры третьего 7, четвертого 8, пятого 9 и девятого 13 транзисторов соединены с коллектором четвертого дополнительного транзистора

34, база которого соединена с вторы- 5 ми выводами первого 15 и второго 16 резисторов, а эмиттер четвертого дополнительного транзистора 34 соединен с эмиттерами первого Зl,второго

32 и третьего 33 дополнительных транзисторов и вторым выводом третьего резистора 17.

Пересчетная декада работает следующим образом.

При поступлении входных импульсов на вход !8 декады счетчик, образованный триггерами 1-4,переключается в соответствии с данными, приведенными в таблице.

При установлении счетчика, например, в нулевое состояние, которое соответствует коду Ol!О, высокий потенциал с инверсного выхода триггера 1, соответствующий логической единице, подается на базы первого 5, второго 6, пятого 9 и восьмого 12 транзисторов, открывая их. Одновременно подается высокий потенциал с инверсного выхода триггера 4 на базы третьего 7 и третьего дополнительного 33 транзисторов, открывая их. В результате этого последовательно соединенными и открытыми оказываются только два транзистора, первый

5 и третий дополнительный 33 транзисторы, через которые может пройти ток от источника питания, питающего индикаторный элемент, соответствующий нулевому состоянию декады.

При прохождении тока через открытые транзисторы 5 и 33 на резисторе

29 происходит падение напряжения, величина которого больше, чем напряжение, соответствующее логическому нулю, подаваемое на базы транзисторов

3l, 32 и 34, соответственно с инверсных выходов триггеров 2 и 3 и с выхода делителя напряжения, собранного на резисторах 15 и 16, что приводит к запиранию остальных транзисторов 8 — 11 и 13 и дополнительных транзисторов 3),32 и 34, последовательно с которыми соединены транзисторы 6-)4. Транзисторы 6,7,9 и 12 хотя и открыты, но они последовательно соединены с закрытыми дополнительными транзисторами 31,32 и 34, в результате этого цепи питания индикаторных элементов 20-28 оказываются разомкнутыми.

При установлении счетчика в следующее состояние, соответствующее тетраде )100 последовательно вклю ченными и открытыми оказываются опять только два транзистора — второй 6 и первый дополнительный 31 транзисторы, что приводит. к возбрк1112574

Состояние разрядов счетчика

Номер импульса

Разряд N- 1

Разряд

М 2

Разряд

В 3

Разряд

М 4

0

0

0

0 дению только одного выхода 20, соответствующег0 состоянию

При установлении счетчика в третье состояние, соответствующее тетраде 0111, подаются низкие потенциалы, соответствующие логическому нулю, с инверсных выходов триггеров

1 — 3 на базы транзисторов 5,6 8

14,31 и 32, которые оказываются запертыми, дополнительный транзистор

33 хотя и открыт, так как на него подается высокий потенциал, соответствующий логической единице, с инверсного выхода триггера 4, но с ним последовательно соединены только закрытые транзисторь1 5, 1О и 14, в результате этого ток коллектора дополнительного транзистора 33 отсутствует и падение напряжения на резисторе 29 не происходит. 20

Это приводит к открыванию четвертого дополнительного транзистора 34, так как на его эмиттер подается более низкий потенциал, чем на его базу, на которую подан потенциал 25 с выхода реэисторного делителя напряжения. В результате опять открытыми оказываются только последовательно соединенные транзисторы 34 и 7, так как на базу третьего транзистора

7 подан высокий. потенциал, соответствующий логической единице. Это приводит к возбуждению сегмента, подключаемого к коллектору третьего транзистора 7 и соответствующего состоянию "2" и т.д.

В устройстве можно отказаться от необходимости сложного резисторного дешифратора беэ увеличения разрядности в счетчике импульсов, уменьшить общее количество элементов в пересчетной декаде и количество внутренних связей в ней, управлять транзисторными ключами по базовым цепям сигналами, снимаемыми непосредственно с инверсных выходов триггеров, исключить связи эмиттеров транзисторов с выходами триггеров, что снижает токи нагрузки, а включением всех транзисторов в режим эмиттерных повторителей, и следовательно уменьшить нагрузку на триггеры и повысить функциональную надежность пересчетной декады.

1112574

Составитель О. Скворцов

Редактор А.Шишкина Техред Т.Маточка, Корректор С, Шекмар

Заказ 6468/44 . Тираж 861 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035. Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП ™Патент", г ° Ужгород, ул. Проектная, 4