Устройство для управления регенерацией динамической памяти

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для организации шагового режима работы в устройствах с динамической памятью.Целью изобретения является повышение надежности устройства. Устройство содержит счетчик синхронизации, дешифратор тактов синхронизации, тумблер, кнопку, формирователь одиночных импульсов , счетчик регенерации, дешифратор тактов регенерации, блок управления шаговым режимом, генератор синхросигналов , триггер регенерации. Б устройстве обеспечивается регенерация динамической памяти в шаговом режиме работы вычислительного устройства . 1 зп. ф-лы, 2 ил. c со ISD со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН. SU,» 1243029 (5д 1 С 11 С 7/00

ВСЕСОЮ "

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

13,,"...13

tSSaMa " " А

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ (? 1). 3635835/24-24 (22) 19.08.83 (46) 07.07.86. Бюл. № 25 (72) Л.В. Букчин, И.В. Коновалов и В.И. Далидович (53) 681.326.7(088.8) (56) Патент Японии № 56-37566, кл. G 06 F 1/04, 1981.

Патент Японии ¹ 56-38977, кл. G 06 F 13/00, 1981. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ ДИНА1ЯЧЕСКОЙ ПАМЯТИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для организации шагового режима работы в устройствах с динамической памятью. Целью изобретения является повышение надежности устройства. Устройство содержит счетчик синхронизации, дешифратор тактов синхронизации, тумблер, кнопку, формирователь одиночных импульсов, счетчик регенерации, дешифратор тактов регенерации, блок управления шаговым режимом, генератор синхросигналов, триггер регенерации. В устройстве обеспечивается регенерация динамической памяти в шаговом рела ме работы вычислительного устройства. 1 зп. ф-лы, 2 ил.

1243029 2

Изобретение относится к автоматике и вычислительной технике и может быть использовано для организации шагового режима работы в устройствах с динамической памятью,.

Цель -изобретения — повышение надежности устройства.

На фиг. 1 представлена схема устройства для управления регенерацией динамической памяти; на фиг. 2— схема блока управления шаговым режимом

Устройство содержит первый счетчик

1 синхронизации, первый дешифратор

2 тактов синхронизации, тумблер 3, ключ 4, формирователь 5 одиночных импульсов, второй счетчик б регенерации, второй дешифратор 7 тактов регенерации, блок 8 управления шаговым режимом, генератор 9 синхросигналов, триггер 10 регенерации.

Блок 8 управления шаговым режимом содержит первый триггер 11,, первый элемент И-НЕ 12, второй триггер 13, третий триггер 14, второй 15, третий

16 и четвертый 17 элементы И вЂ” НЕ.

Устройство работает следующим образом.

В начальном состоянии триггеры 11, 13 и 14 блока 8 управления шаговым режимом сброшены. Синхросигнал с генератора 9 через элементы И-НЕ 17 и 16 наращивает счетчик 1 синхронизации и стробирует дешифратор 2 тактов синхронизации, работающие аналогично счетчику б и дешифратору 7, На выходе дешифратора 2 появляется тактовая последовательность Т1,..., Тq, цикл которой равен удвоенному циклу регенерации памяти, В режимах записи и считывания старт памяти производится по такту Т g и к моменту появления такта Т /2 про— цесс записиили считывания заканчивается.По тактуТ /2устанавливается триггер 10, выходной сигнал которого подается в память для задания режима регенерации по такту (Т /2)+1. По такту

Т сбрасывается триггер 10, и цикл регенерации завершается, Таким образом, в течение одной последовательности тактов Т,...,Т производятся как рабочий цикл, так и цикл регенерации.

Для перевода блока в шаговый режим работы включается тумблер 3, При этом по заднему фронту N-ro такта регенерации (по окончании полного цикла) устанавливается D-триггер 11, который блокирует прохождение синхросигнала через элементы И-НЕ 17 и 16 на вход счетчика 1. Счетчик 6 продолжает работать, благодаря чему регенерация памяти не прерывается. Счетчик 1 останавливается в состоянии ожидания

1-ro такта, и выполнение текущей операции устройством прекращается.

Сейчас любой такт, появляющийся на выходе дешифратора 2, должен совпадать во времени с 1-м тактом регенерации, поскольку он может быть сигналом старта в рабочем цикле памяти и должен отстоять от начала цикла регенерации на время, достаточное для проведения цикла чтения или записи.

При включении ключа 4 формирователь 5 вырабатывает одиночный импульс, который проходит через элемент И-НЕ

12 и устанавливает триггер 14. По заднему фронту последнего в цикле

N-го «акта. регенерации устанавливается триггер 13, что разрешает прохож2.> дение 1-го такта регенерации через элементы 15 и 16 на вход счетчика 1 и дешифратора 2. На выходе дешифратора 2 появляется синхроимпульс, соответствующий первому такту синхрониЗJ

35 и т.д.

При выключении тумблера 3 по заднему фронту N-ro такта регенерации (по завершении полного цикла) сбрасывается триггер 11, синхросигнал ге- нератора 9 через элементы 17 и 16 начинает поступать на вход счетчика и дешифратора 2 и блок переходит в непрерывный режим работы, Формула и з о б р е т е н и я

1, Устройство для управления регенерацией динамической памяти, содержащее первый дешифратор, одни входы которого соединены с выходами первого счетчика, а выходы являются выходами синхронизации устройства, формирователь одиночных импульсов, ключ, вход которого является входом режима зации устройства. Счетчик 1 устанавливается в состояние ожидания 2-го такта. По заднему фронту 1-го такта регенерации сбрасывается триггер 14, а по «aцнему фронту N-го такта регенерации — триггер 13. Тем самым схема приводится в исходное состояние.При следующем включении ключа 4 процесс повторяется, на выходе дешифратора 2 появляется 2-й такт синхронизации

1243029

3 регенерации устройства, генератор синхросигналов, о т л и ч а ю щ е е— с я тем, что, с целью повышения надежности устройства, в него введены второй счетчик, второй дешифратор, триггер и блок управления шаговым режимом, причем один вход второго дешифратора соединен с входом второго счетчика, а другие входы дешифратора подключены к выходам второго счетчика, к первому входу блока управления шаговым режимом и к выходу генератора синхросигналов, первый выход второго дешифратора является первым управляющим выходом устройства, второй и третий выходы подключены соответст-венно к второму и третьему входам блока управления шаговым режимом, а четвертый и пятый выходы соединены с соответствующими установочными вхо- 2О дами триггера, выход которого является вторым управляющим выходом устройства, четвертый и пятый входы блока управления шаговым режимом подключены соответственно к выходу ключа и к выходу формирователя одиночных импульсов, а выход соединен с входом первого счетчика и с другим входом первого дешифратора.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления шаговым режимом содержит первый триггер, прямой выход которого соединен с вторым входом первого элемента

И-НЕ, а инверсный выход подключен к первому входу четвертого элемента

И;НЕ, второй триггер, прямой выход которого соединен с вторым входом второго элемента И-НЕ, третий триггер, S-вход которого подключен к выходу первого элемента И-НЕ, D-вход соединен с шиной нулевого потенциала, С-вход подключен к первому входу третьего элемента И-НЕ и к выходу второго элемента И-НЕ, а выход соединен с D âõîäîì второго триггера, выход четвертого элемента И-НЕ подключен к второму входу третьего элемента И-HE выход которого является выходом блока управления шаговым режимом, а второй вход четвертого элемента И-НЕ, первый вход второго элемента И-НЕ, объединенные С-входы пер- вого и второго триггеров, D-вход первого триггера и первый вход первого элемента И-НЕ являются соответственно первым, вторым, третьим,четвертыми пятым входами блока управления шаговым режимом.

1243029

К рориирс5атева

ЖВаар лютеру 7 ту 1

ЩГ,Л

Составитель О. Исаев

Техред М.Моргентал

Редактор В. Петраш

Корректор А. Тяско

Заказ 3711/52

Тираж 543

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. 11роектная, 4