Устройство для записи информации в мдп динамический- матричный накопитель

 

УСТРОЙСТВО ДЛЯ ЗАПИСИ ИНФОРМАЦИИ В МДП-ДИНА1-1ИЧЕСКИЙ МАТРИЧНЫЙ НАКОПИТЕЛЬ, содержащее первый и второй ключевые транзисторы записи, четьфе буферных транзистора записи, затворы первого и четвертого буферных транзисторов записи являются ин|1Ормационным входом устройства, а затворы второго.и третьего буферных транзисторов записи являются инверсным информационным входом устройства, стеки второго и четвертого буферных транзисторов записи соединены с общей Ешной, исток второго и сток первого буферных транзисторов записи, исток четвертого и сток третьего буферных транзисторов записи соединены с первой и второй шинами записи соответственно , затворы ключевых транзисторов записи являются входом разрешения записи устройства, первая и вторая шины записи подключены кстокам первого и второго ключевых транзисторов записи соответственно, истоки которых являются первым и вторым вькодаъж устройства соответственно, о т л и ч а - ю щ е е с я тем, что, с целью повышения его надежности за счет увеличе .ния амплитуды выходного сигнала, оно содержит конденсатор и транзис-, торы установки напряжения включения заряда конденсатора, удержания заряда конденсатора, сброса напряжения включения, стоки транзисторов установ :и напряжения включения и заряда конденсатора соединены с шиной питания, истоки транзисторов удержания з.йряда конденсатора и сброса иапрлгления включения соединены с общей шиной, исток транзистора установки напряжения включения соединен с первой обклапкой конденсатора , стоком транзистора, сброса напря-женкя включения стоками первого и третьего буферных транзисторов записи, |изв1 исток транзистора заряда конденсатора соединен с второй обкладкой конденсаО тора и стохоь транз1-1стора удержания заряда конденсатора, затворы транзисN3 Ю Ss5 торов установки напряжения включения заряда конденсатора, сброса напряжения включения и удержания заряда конденсатора являются первым, вторым, третьим и четвертым управляющими входами устройства соответственно.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1091222

З(50 С 11 С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

I (+ .<41 gЯ 4 С

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ь 1. 1. ".

° - . 4сИ 1 с. !/, ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3405249/) 8-24 (22) 09. 03. 82 (46) 07. 05. 84. Бюл. ¹ 17 (72) В. Д. Мещанов (53) 681. 327. 6 (088. 8) (56) 1. Патент ClllA № 3594736, кл. 260-239. 3, опублик. 1976

2. Патент CIIIA ¹ 4202045, кл. 365-203, опублик, 1980 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ЗАПИСИ ИНФОРМЛЦИИ В МДП-ДИНИИЧКСКИй МЛТРИЧН1,1Й

НЛКОПИТЕЛЪ, содержащее первый и второй ключевые транзисторы записи, четыре буферных транзистора записи, затворы первого и четвертого буферных транзисторов записи являются прямым

HH(j îðìàöèîííûM входом устройства, а затворы второго и третьего буферньгх транзисторов записи являются инверсным информационным входом устройства, стоки второго и четвертого буферных транзисторов записи соединены с общей шиной„ исток второго и сток первого буферных транзисторов записи., исток четвертого и сток третьего буферных транзисторов записи соединены с первой и второй шинами записи соответственно, затворы ключевых транзисторов записи являются входом разрешения записи устройства, первая и вторая шины записи подключены к. стокам первого и второго ключевых транзисторов записи соответственно, истоки которых являются первым и вторым вьг-..одами устройства соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения его надежности эа счет увеличения амплитуды выходного сигнала, оно содержит конденсатор и транзисторы установки напряжения включения заряда конденсатора, удержания заряда конденсатора, сброса нанряжения включения, стоки транзисторов установки напряжения включения и заряда конденсатора сое. динень; с шиной литания, истоки тран зист=ров удержания заряда кон".,енсстоЯ

pa zz cLpcca напряжения включения сое- щ динены с общей шиной, исток транзистора установки напряжения включения соединен с neproA обклапкой конденса.- (е тора, стоком транзистора. сброса нгп1 я-жения включения и стоками псрвого и

° ° третьего буферных транзисторов записи, исток транзистора заряда конденсатора соединен с второй обкладкой конденсатора и стоком транзистора удержания 1,ф заряда конденсатора, затворы транзис- 14 торов установки напряжения включения «Я заряда конденсатора, сброса напряже- Я ния включения и удержания заряда кон- ф денсатора являются первым, вторым, третьим и четвертым управляющими входами устройства соответственно.

БСЛЕДСТГИЕ т. eго В ЭЛРМР>17 Г!аиятч 3 аГП " сьпзается заряд малой велич.-п>ь> т что требует элемент памяти бог>ьшой площади.

1 10912

Изобретение относится к вычислительной технике, а более конкретно к устройству записи информации в ЩПдинамический матричный накопитель, т которое может быть использовано в интегральном полупроводниковом динамическом запоминающем устройстве с произвольной выборк и данных.

Известно устрой ".тво для записи информации, содержаще выходной буфер и ключи записи, выпол"енные на транзисторах дополняющего типа проводимости Г1 .

Недостатком известного устройства является сложность технологического процесса его изготовления из-за использования транзисторов дополняк>щего типа проводимости. Кроме того, педостатком является малая амплитуда сигнала на его выходах (не превышающая напряжение источника питания), вследствие чего в элементы памяти записывается заряд малой величинь>, что требует элемент памяти большой площади °

Наиболее близким техническим решением к,предлагаемому является устройство для записи информации в КДПдинамический матричныи накопитель, вью>олненное на транзисторах одного

30 тяпа проводимости и содержащее первые и вторые ключевые транзисторы записи и - åòûðå буферных транзистора записи, у ко Горь>х исток первого бут1>ерного ранзпстора записи соединен со стоко>Г второго и с первси шинои записи, 35 исток третьего буферного транзистора записи соединен со стоком четвертого и с второй шиной записи. Затворы первого и четвертого буферных транзисторОВ ЗаПИСИ ОбразуЮт ПряМОй тГ>яфОрМацт>- онный вход устройства, затворы второго и третьего буферных транзисторов записи образуют его инверсный информационный вход. Истоки. второго и четГ>ертого буферных транзисторов записи

4 i соединены с общей шиной, стоки пер. вого и третьего буферных транзисторов записи соединены с шиной питания.

Шины записи соединены со стоками соответственно первьгх и вторых ключе- «0 вых транзисторов записи, затворы которых попарно объединены и образуют входы разрешения записи устройства ... ф ... ф >, а истоки каждой

И Р пары ключевых транзисторов записи об 55 разуют ПР1эвуюр втору>т> ... j-ю ... Yl ю пары выходов устройства записи. Причем в каждой паре выходов исток пеpного ключевого транзистора записи образует прямой, а исток второго ключевого транзистора записи — инверсный выход чстройстBB Г?).

При работе устройства на одном иэ его информационных входов уста>-. авливается высокий уровень напряжения и подается высокий уровень одногс иэ сигналов разре»тенг>я записи ф . Б

3 результате через открывшиеся бут1>ерные транзисторы эаписи, на затворы которых подан высокий уровень напряжения, и через открытую пару ключевых транзисторов записи, на затворы которых подан высокий уровень сигнала разрешения записи Ф ; на выходах - -й .†.ары т> ключевых транзистороз записи ус Ганавливается на одном >зь.сок>т уровень напряжения Ч-, ра>зныи напряжению питания Е, на другом — низкий уровень

"„о напряжения V" =С. при этом в сл;чае записи "! {вь>сокий уро>зень напряжения подан на прямой информационный вход устройства) на прямом выходе „буДЕт УСтат>О>ЗЛЕН ВЫСОКИЙ УРОВЕНЬ П",, па инверсном — низкий уровень а при записи "О" — наоборот.

ВьГходы устройства разрядными шинами соединены с входами элемен-ов пах!Яти накопи Геля Инфооиг циснпьГЙ си?

„1

П,,б нал V" или V" записываетсл г, один яз элементов. памяти и хранит:я в нем в виДе и.,фоРмаЦионного заРЯДа, Г1 т

;зеличина которого равна

2 г1) где С > — емкость элемента памя""и;

D.U — амплитуда эаписываемсз о >: эг>емент памяти сигнала = выхода блока записи.,,o

3 случае прототипа ДП=7" -тт --Е1>.

Увеличение ампли "Гуды запз>сываемого в эг>емент памяти сигнала в соответствии с (1) обеспечивает при неизменной величине емкости СГ> большую величину хранимого ь элемептс памяти =-аряда, что увеличивает надежность хране .ия информации либо при неизменной:-ели->иве хранимого заряда -оэвог:яет уве— личить степень интеграции ус ро Гства ттУтЕМ УМЕПЬШЕНИГт РаЭМЕРО ЕМКОСтн ЭЛЕмента памяти.

Недостатком данного устройства

Ц> тл ЗагтГНСИ ЯВЛЯЕ тол .таЛа q а,.>-,;„И > УД;-. сигнала па его выходах (пе >трель>шзю,ая напряжение источника пита и»>), 3 ) 0912

Цель изобретения — повышение надежности устройства за счет увеличения амплитуды выходного сигнала.

Поставленная цель достигается тем, что в устройство для записи информации в ЩП-динамический матричный накопитель, содержащее первый и второй ключевые транзисторы записи, четыре буферных транзистора записи, затворы

1ервого и четвертого буферных тран10 зисторов записи являются прямым информационным входом устройства, а затворы второго и третьего буферных транзисторов записи являются инверсным информационным входом устройства, 15 стоки второго и четвертого буферных транзисторов записи соединены с общей шиной, исток второ-.о и сток первого буферных транзисторов записи соединены с первой шиной записи, а исток

20 четвертого и сток третьего буферных транзисторов записи соединены с второй шиной записи, затворы первых и вторых ключевых транзисторов записи попарно объединепы и яв:1яются входом

25 разрешения записи устройства, первая и вторая шины заниси подключены к стокам соответственно первого 11 второго <л1очевых транзисторов записи, ИСТОКИ KOTOPbIX ЯРЛЯIОТСЯ ПЕРВЫМ 11 БTO—

30 рым выходами устройства соответствен-но, введены конденсатор и тр<3нзисторы установки напряжения включения заряда конденсатора, удержания заряда конденсатора, сброса напряжения включения, причем стоки Tpa! r allc Topoa установки напряжения включения и заряда конденсатора соединены с шиной питания, llcтоки транзисTOpo75 удержания заряда конденсатора и сброса на,50 пряжения включения соединены с общеи шиной, исток транзистора установки напряжения включения соединен с первой обкладкой конденсатора, стоком транзистора сброса напряжения включения и стоками первого и третьего

45 буферных транзисторов записи, исток транзистора заряда конденсатора соединен с второй обкладкой конденсатора и стоком транзистора удержания заряда конденсатора, затворы транзис- <0 торов установки напряжения включения заряда конденсатора, сброса напряжения включения и удер;:ания заряда конденсатора являются первым, вторым, третьим и четвертым управляющими 55 входами устройства соответственно.

Иа фиг. 1 приведена схема гредлагаемого устройства; на фиг, 2 — вре22 ме-::ные диаграммы, поясняющие его рлбот"-. cT poII 0 ò130 для 3 апис11 инфОрмлции в МЛГ-динамический матричный накопител- (ф15г.1 ), содержит четыре буфер— ных транзистора записи, у которых исток первого буферного транзистора 1

c0e,,Ir«rlrr со стоком второго буферного трлн 1истора 2 и с первой шиной записи, исток третьего буферного транзистора

3 соединен со стоко 5 четвертого буферного транзистора 4 и с второй шиной записи. Затворы перв01.о и четвертого бу

О

TI2pr. клю-1евых транзисторов записи образуют -1ервую, »TOpg o. ..j-ю,...,п-ю плрь1 ";1ходов устройства записи. Ilprlче..5 в .:а ;ой каре .зыходов исток первого r. Irî÷åDOI 0 r polls»c Topa злп11015 об— разуе прямой 9, а пс-. ?< гторогÎ ключсв=- 0 трлн-,исторл записи — инверсный

1 0 вьв:Од СTpOliства

С О..lrr. первс10 1. третьего буферных трлн,IO оров записи соединены с первой Обкла1ко15 кон; -i!OIIToðà 1!, Ircт0 ком транзистора 12 установки напряжения вкл1очения и с ..01:o>i TpëiiçlrñтОра 13 сброса 11лпрлжен1. 1 . клю" . ен11я. 11ижняя обкладка конде: слтс рл соединена с истоком транзнсторл 14 -заряда конде11слторл ri 010К05 тран1зисторл 15 удержлния заряда конденсатора. Стоки трлнзисторов 12 и 14 соединены с. источником питания, истоки транзисторов 13 и 15 соед1гнсны с обшей шиной. Затворы транзисторов 12-15 образуют соответственно первый Ф1, второй Ф2, третий ФЗ и четвертый Ф4 управляющие входы устройства.

Предлагаемое,устройство для записи прецпа начено цля . ЯП-динамическогO ма rDH 1но ГO накОпителя-., 110 3тОму е ГО ра- боту рассмотрим во взаимодействии с э,eb!erITabril памяти накопителя. Временные диаграммы, поясняющие работу устройства для записи, приведены на фиг. 2.

1091222

В накопителе выходы элементов памяти соединены по столбцам разрядными шинами, которые поочередно соецинены с 1(рямыми и инверсными выходами устройства цля записи, таким образом, что каждая нара вьрходов устрсйства для записи соединена с coOTBåòñòâóâщей парой разрядных шин., В исходном состоянии на всех входах разрешения записи установлены низ 1О кие уровни напряжения сигналов ф (р ° °, (ф р э, g»I2 р поэтому все пары кл(очевых транзисторов записи находятся в выключенном состоянии. На управляющих входах устройства Ф) и 1

Ф2 установлены низкие уровни напряжения, на входах ФЗ и Ф4 — высокие уровни напряжения. На прямом и инне!>сном информационных входах устройства установле(ы низкие уровни напряжения,;и поэтому все транзисторы записи находятся в закрытом состоянии. Транзисторы ус- àí:îâêè напряжения включения и заряда конденсаторов также находятся в закрытом состоянии, транзисторы удержания заряда конденсатора и сброса напряжения включения находятся в открытом состоянии, поэтому на обоих

o(,к21адках конд-::1сн:0„-.3 установлены

H"T3КИЕ .УРОВНИ HB «;>B>I(PI

I(JöB ;.CBbBI Tp0H3HC T" Оов записи под IP T ся вьico. (IIH уроне11ь 11апряж611ия сигпа— ла 3аггиси (12; . Н а Всех 0c TßJiüHbl;(, с о вход((2(1>азрешения записи поддерживает(и .:.. . экий УРО;,е112"р напРЯжениЯ. В ре зул.": тат:= через 0 Г ;pblвп11(е ся клlочpвbIB транзисторы записи к первой и второй шинам записи оказыва= >I подключенной соответствутощая пара разрядных шин матричного накoi"HTpля. При этом запись Hil@opwai(HH;;0;(eT быть проведена

B любой из элементoB памяти, соединенных с opHCII «3 этих двух разрядных

4 шин. Для записи информации в опрецеленный элемент памяти это- элемент памяти находится во включенном состоянии и его емкость С, подкл(очена к

cocTBPтствующей разОЯЦной шине. Для ,50

î pp1.,(b1i01iHoñòH предполо>1сим, ч70 во

Р вклрр ц - нн(1 1 с(2 * (>яHHH на (одя 1 ся эле

Me I". памнтир соеДИ11енный с РазРЯЦной шиной, copj„HHQHllo;. с прямь(м Bbil(OJIQM

УСтРОйСГВа заПИСИ.

52

Б этот >ке моме((т времени снимает-. (-..я Bbl(окий уровень сигнала ФЗ, в ре"-,óëbTàTP чего транзп тор сброса напряжения включения переход-..т в закрытое состояние и на один из ин(1>ормационных входов устройства подается высокий уровень напряжения, Допустим, высокий уровень напря>(ения подается на прямой информационный вход, ч,о соответствует записи "1". 1 ри зтом первый и етвертый. буферные транзисторы записи переходят в открытое состояние, а второй и третий буферные, транзисторы записи остаются закрытыми.

В результате емкость первой шины записи Со>11 емкость соответс.-.вующей числовой шины Сш и емкость С1- эл:мен1 та памяти, в которой будет производиться запись информации, образуот суммарную емкость нагрузки СН.(на прямом выходе устройства (С I(< =:"„ +

+Сш + С1„) . котора-:,:через первь и буферный транзистор записи оказывается под— кл(оченной к верхней обкладке конденсатора. Емкость второй шины записи С(((р и емкость другой числовой шины С„д образу1от суммарную емкость нагрузки (Hg на HIIBGpcIIobI выходе устройства (С!1 =: С|в(+ Сш), которая через етР вертый буферный тра. -(зис 70р записи oi(Bзывается подключенной к общей 1пине и на ней устанавпивается нулевой урорэ

B EH h вепря>1(ения " — !э „

В слецующий момен Г 131>ем(. ни ".. подается тзысокий уровень с ткала Ф1.

При этом транзистор установки на:чряжения включения Открывая Г: я и везхняя

>I(Jlàäêÿ конденсатора нани((ает заряжать(s до высокого уровня напряж ния.

Поскольку первый буферный транзи "тор записи находится в открытом состоянии, суммарная емкость нагрузки С, н,2 пря.(ом выхоце устройства записi-; TBI(>ке начинает заряжаться дс зысокого уровня напряжения.

Нижняя обкладка конденсатора через

aTêðûTbIÉ транзистор удержа IHH заряда

-<о::(денсатора подключена к об;(рей шине и на ней удерживается низкий уровень напряжения. Б момент вре1(е;1И с, когда напряжение на верхней сбк †.адт.-е конденсатора и на емкост1 наг.-,узки С11(Достигает величиныр близкои к напРЯжепи1о питания, снимаются высокие уровни

cHã;IaJIoB (>1 и Ф4 и подается ..bicoкий уровень сигнала Ф2, Транзисторы установки напряжения включения 11 поддержания заряда конден;"а..ора переходят в закрытое состояние, а TpaHBHC 10р заряда конденсатора открываетсяр в результате нижняя Обкладка кон.!e:1сатора заряжается цо высокого уровня напряжекия.

7 1091222 этом в соответствующий элемент памяти, подключенный к прямому или инверсному выходу устройства, информационный сигнал будет записан в виде уровня напряжения, противоположного уровню

35 .напряжения, записываемому в этот эле-. мент памяти при записи "1".

После окончания записи устройство для записи приводится в исходное состояние. Для этого в момент 4 на

40 всех входах разрешения записи устапавливается низкий уровень напряжения, снимается высокий уровень сигнала Ф2 и информационного сигнала и подаются высокие уровни сигналов ФЗ

45 и Ф4. При этом все элементы устройства для записи устанавливаются в исходное состояние, предшествующее следующему циклу записи информации.

Таким образом, предлагаемое устройство позволяет записать в элемент памяти сигнал с амплитудой, превышающей напряжение источника питания.

В случае прототипа величина записываемого в элемент памяти сигнала не

I превышает напряжение источника:питания.

Увеличение степени интеграции„ получаемое от применения предлагаемого

При этом напряжение на верхней обкладке конденсатора и подключенной к ней через открытый первый буферный транзистор записи емкости нагрузки

g «

Сц возрастает до величины V >, превосходящей напря,ние питания, и устанавливается в соответствующем элементе памяти, в который производится запись информации. После окончания записи на емкости Сл элемента памяти оказывается записанным уровень напря1" жения V, превосходящий напряжение источника питания.

При записи информации в один из элементов памяти, подключенный к инверсному выходу устройства, эта. же информация, соответствующая высокому уровню напряжения на прямом информационном входе (запись "1"), будет записана в инверсном виде, т.е. в виде низкого уровня напряжения, которое устанавливается на инверсном выходе устройства. В этот случае после окончания записи на емкости С „ элемента памяти будет записан низкий уровень и напряжения V« =0.

Запись "0" (высокий уровень напряжения подается на инверсный информационный вход устройства записи ) производится аналогичным образом. При

ЗО устройства в запоминающем устройстве

1 по сравнению с прототипом или базовым объектом, который реализован в микросхеме К565РУ3, можно оценить следую— щим образом.

Информационный сигнал V« или V« записанный в элемент памяти, хранится на его емкости С и в виде заряда Aq, величина которого определяется выра.жением (l)

hq =-С„AU; ,о

$U = V" — V« = V

«

II

Выражение для V" определяется из первого закона Кирхгофа для после-. довательно включенных емкостей С и Сн, I(„1

Б где С6 — емкость конденсатора 11.

Для расчета возьмем типовые значения емкостей

Сп = 0,05 пФ;

С„ = 0,8 пФ;

C, - =3,0 пФ.

Емкость С возьмем равной 6 пФ.

Подставляя зна нис «",. <ос:ей з (.") ,( получаем V = 1,6 Е,, ";. аким образом, предлагаемый вариант устройства для записи обеспечивает в соответствии с (2) величину хранимого в элементе гамяти заряда в

1,6 раза больше, чем в случае 1роготипа или базового объекта. В соответствии с (1) это означает, что предла-гаемое устройство зап; си позволяет в 1,6 раза уменьшить емкость Сп элемента памяти без изменения хранимого в нем заряда. Емкость элемента памяти занимает около половины его площади, В свою очередь элементы памяти накопителя занимают 60-707. площади запоминающего устройства, частью которого он является.

Применение предлагаемого устройства для записи в запоминающем устройс, ве позволяет на 207 уменьшить занимаемую площадь- на кристалле. Это означает, что с каждой из кремниевых пла тин, на которых получают кристаллы з поминающего устройства, при одних и тех же затратах будет получено кристаллов на 207 больше, т.е. на 207. бу дет снижена себестоимость.

Кроме увеличения степени интеграции достигнутый технический эффект— увеличение амплитуды записываемого в

l0!

09!222

1/ » /J ф« . Я

ВНИИПИ Заказ 3087/48 Гираж 575 Подписное аФ@Ф

° « филиал ППП "Патент", г, 3 жгород, ул.Проектная,4 элемент памяти сигнала — можно использовать в соответствии с (1) при неизменной емкости С д для увеличения хранимого в элементе памяти заряда, что увеличивает надежность хранения информации,