Устройство для вычисления значений степенного ряда

 

Изобретение относится к области вычислительной техники и может быть использовано в различных информационно-измерительных и управляющих системах, в устройствах дискретной обработки сигналов. Целью изобретения является повьшение быстродействия при вычислении значений степенного ряда от совокупности чисел , представляюощх собой детерминированную функцию, квантованную по уровню и по времени. В состав устройства входят генератор импульсов, реверсивный счетчик, п групп элементов И, где п - значение порядка степенного ряда, п арифметических блоков, п+1 регистров чисел, п сумматоров , коммутатор, схема сравнения , элемент И и элемент НЕ. В данном устройстве повышение быстродействия при вычислении значений степенного ряда достигается за счет введения п арифметических блоков, п+ регистров чисел, п-1 сумматоров, коммутатора, схемы сравнения, п-1 групп элементов И, элемента И, элемента НЕ и новых оригинальных связей. 4 ил. (Л 1C -j

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5! )4 G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3866161/24-24 (22) 06.03.85 (46) 15.12.86. Бюл. У 46 (71) Институт проблем моделирования в энергетике АН УССР (72) Ю.A.Ïëþù (53) 68 1.325 (088.8) (56) Авторское свидетельство СССР

Ф 1141406, кл. G 06 F 7/552, 1982.

Авторское свидетельство СССР

У 851405, кл. G 06 F 7/552, 1979. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ 3НАЧЕНИЙ СТЕПЕННОГО РЯДА (57) Изобретение относится к области вычислительной техники и может быть использовано в различных информационно-измерительных и управляющих системах, в устройствах дискретной обработки сигналов. Целью изобретения является повышение быст„„SU,, 1277100 А 1 родействия при вычислении значений степенного ряда от совокупности чисел, представляющих собой детерминированную функцию, квантованную по уровню и по времени. В состав устройства входят генератор импульсов, реверсивный счетчик, и групп элементов И, где и — значение порядка степенного ряда, и арифметических блоков, n+1 регистров чисел, п сумматоров, коммутатор, схема сравнения, элемент И и элемент НЕ. В данном устройстве повышение быстродействия при вычислении значений степенного ряда достигается sa счет введения и арифметических блоков, n+1 регистров чисел, и-1 сумматоров, коммутатора, схемы сравнения, и-1 групп элементов И, элемента И, элемента НЕ и новых оригинальных связей.

4 ил.

1277100 ментов И 49, третий сумматор 50 и выход 51 блока.

Коммутатор 8 является двухпозиционным и может быть выполнен на любой элементной базе по любой из из-, вестных схем, реализующих табл. 1.

Изобретение относится к вычислительной технике, в частности к устройствам для обработки данных, и может быть использовано в различных информационно-измерительных и управляющих системах, в системах моделирования с аппаратурной реализацией функций, в устройствах дискретной обработки сигналов, везде, где необi кодимо вычислять значение полинома 1О при заданном значении аргумента.

Цель изобретения — повышение быс-тродействия при вычислении значений степенного ряда от совокупности чисел, представляющих собой детерми- 1 нированную функцию, квантованную по уровню и по времени.

На фиг. 1 изображена функциональная схема устройства для вычисления значений степенного ряда; на фиг. 2- _#_ функциональная схема первого арифметического блока на фиг. 3 — функциональная схема второго арифметического блока; на фиг. 4 — функциональная схема третьего арифметического 25 блока.

Устройство для вычисления значений степенного ряда (фиг. 1) содержит первый 1, четвертый 2, третий 3, второй 4 и пятый 5 установочные вхо- у ды устройства, генератор 6 импульсов, .элемент И 7„ коммута" îð 8, реверсивный счетчик 9, схему 10 сравнения, элемент ИЕ 11, четвертый 12, первый 13, второй 14 и третий 15 pe-.

35 гистры чисел, первый 16, второй 17 и третий 18 арифметические блоки, первую 19, вторую 20 и третью 21 группы элементов И, первый 22 второй 23, третин 24 сумматорЫ и ВЫХОД 1п

25 устройства.

Таблица 1!.лил о мапл о

0 0 о чли

0 лпл 1

Таблица 2

Значения величин

Выход 1 Выход 2

Выход 3 на входах схем сравнения

a «b

0 а (Ь

0 у(х) = a x + а г о 2

+ax+a

1 О1

Первый арифметическии блок 16 (фиг. 2) содержит информационные входы 26 и 27, инвертор 28, группу элементов ИСКЛ10ЧА10ЩЕЕ ИЛИ 29, сумма43 top 30 и выход 31 ОДОка °

Второй арифметический блок 17 (фиг. 3) содержит информационные входы 32, 33 и 34, инвертор 35, груп. пу элементов ИСКЛ10ЧА10ЩЕ1; ИЛИ Зб,.первый сумматор 37„ группу элементов И

38, второй сумматор 39 и выход 40 блока.

Третий арифметический блок 18 (фиг. 4) содержит информационные 55 входы 41-44, инвертор 45, группу элементов ИСКЛ10ЧЛ10ЩЕЕ ИЛИ 46, первый

47 и второй 48 сумматоры, группу элеВход 1 Вход 2 Вход 3 Выход 1 Выход 2 (Схема 10 сравнения предназначена для выработки потенциалов на своих выходах в соответствии с табл. 2.

П р и м е ч à и и е: а — значение величины на первом входе схемы 10 сравнения; Ь вЂ” значение величины на втором входе схемы 10 сравнения.

Первый вход реверсивного счетчика 8 является суммирующим, а второй— вычитающим входом, Входы 2-5 устройства являются установочными и служат для записи начальных значений реализуемого степенного ряда у(о ) и разностей у у(о ). Так, из таблицы восходящих разностей, например для степенного ряда третьего порядка ь имеем для пелочи"ленных значений аргумента

1277100 втором выходе схемы 10 сравнения, определяемое в соот!

20 блок 17

25 блок 1Й

1) ° д y(i) Д зу()Д V + (2Ч где д у (i+2V-1 ) значение функции, получаемое на выходе арифметического бло-З ка 16 на (i+1) — м шаге; значение функции,получаемое выходе ариф 40 метического блока 17 на (з.+1)-м шаге; значение функ- . ции,получаемое на выходе арифметического блока 18 на (i+1)-м шаге; д у (i+2V-1 ) у (i+2V-1) дэу() г,(ny(i) 50 значения функций, полученные на i-м шаге, снимаемые с выходов регистров 55

12,13 и 14 чисел соответственно; у(о)=а;ду(о)=а-а+a„; дгу(о) = -ба + 2а; д y(о) = ба з з

При этом значение у(о) подается на вход,2, ду(о) — на вход З,Дгу(о)на вход 4 и д у(о) — на вход 5.

Реализуемые арифметическими блоками функции зависят от порядка степенного ряда и определяются на основании известного метода конечных разностей. Так, для рассматриваемого примера степенного ряда третьего порядка арифметические блоки реализуют следующие функции: блок 16 дгу (i + 2Ч вЂ” 1) = (2V — 1) дэУ(1) ду (i + 2V — 1) = (2V — 1) Лгy(i) + (1). V; у („+ 2V — 1) = (дгу() +

V — значение выхсуд.— ного сигнала на ветствии с табл. 2.

Устройство работает следующим образом.

В исходном состоянии реверсивный счетчик 9 обнулен, на входе 1 также имеется нулевой код аргумента X.. на первом выходе схемы 10 сравнения в соответствии с табл. 2 вырабатывается значение единицы, поступающее через инвертор на второй вход элемента И 7. В соответствии с этим импуль. сы с генератора 6 импульсов на входы коммутатора 8 и регистры 13,14 и

15 не поступают. На регистрах 12-15 записаны с установочных входов 5,4, 3 и 2 начальные значения вычисляемого степенного ряда у(о ) и разностей

Д у(о ). При поступлении на вход 1 устройства значения аргумента Х схема 10 сравнения вырабатывает на своем первом выходе значение нуля и импульсы с генератора 6 импульсов начинают поступать через элемент И 7 на входы коммутатора 8 и регистры

13, 14 и 15.

Для правильной работы устройства значение аргумента х на вход 1 устройства должно поступать непосредственно после заднего фронта импульса, вырабатываемого генератором 6 импульсов; реверсивный счетчик 9 должен срабатывать по заднему фронту импульса, поступающего с генератора 6 импульсов; запись в регистры

13, 14 и 15 должна осуществляться по переднему фронту импульсов, поступающих с генератора импульсов 6.

Рассмотрим работу схемы предлагаемого устройства для вычисления значений степенного ряда на примере заданного полинома третьего порядка (п=3)— у(х) = 2х — 4х + х + 1 при представлении аргумента Х целыми числами.

Для указанного степенного ряда начальное значение функции и разностей принимают следующие величины:

1277100

+а =7;

=-8+7= — 1

9 (2 - 1) (-20) +

Та блица 3

Выход 2-й блока выход

11 1 блока

Выход блока

Выход блока

Выход блока

Вьг<од блока

Выход блока

Такт работы усtpoA ства, L

y(i) 4 У() g-" у (i) О, 0

О

22 0 у(о) а, = 1; лу(о) = а - а + у(о) = -6а + 2а = 20;

3 у(о) = ба = 12 .. з

При поступлении на вход 1 устройства аргумента х=3 схема 10 сравне" ния в соответствии с табл. 2 вырабатывает на своих первом и третьем выходах значение нуля, а на втором выходе — значение единицы, т.е. V=1.

Арифметический блок 16 )зычисляет значение функции д у (1) = (2У -1) д у(о} = (2 — 1) Ф 12 = 12.

Арифметический блок 17 вычисляет значение функции, у (1) = (2V — 1) а у(о} + 4 у(о)=

Арифметический блок 18 вычисляет значение функции у (1)=(А2y(o)+ y(o)jV+

+ (2С! — 1) . .h, у(о) = 1-20 + 12) ° +

Указанные значения через группы

19, 20 и 21 элементон И поступают на входы сумматоров 22, 23 и 24 соответственно и на, выходы их с учетом поступления на вторые входы значений 6 у(о), gy(o) у(о}.

На выходе сумматора 22 y(1) = 6 у (1) + 4 y(o) =

1Î

12 — 20 = -8

9 на выходе сумматора 23

15 Ьу(1) = у(1) + Ь у(о) = на выходе сумматора 24

y(1) = y (1) + у(о) = - + 1 = 0

Полученные на выходах сумматоров

22, 23 и 24 значения по переднему фронту синхроимпульса, поступающего на вторые входы регистров 13, 14 и

15, записываются в эти регистры. По заднему фронту импульса в соответствии с табл. 1 и 2 реверсивный счетчик 9 устанавливается в значение единицы.

На этом первый такт работы устройства закончен.

Дальнейшая работа устройства поясняется табл. 3, где нулевой такт устройства служит для задания у(о) и g у(о).

1277100

Продолжение табл. 3

Выход блока

Выход блока

Выход блока

Выход блока

21 у" (i) y(i+1 ) ду(1+1) д y(i+1

-20

16

16

16

30

Таблица 4

t !

2-й

Такт рабоВыход блока

12

Выход блока

Выход блока

Выход блока

Выход блока

Выхо блок

11 выход

10 ты устройства, 1 ду(1) g у (i) Зy(i) 2У(1) y(i) 19 20

16

0 0 0

0 — 12

0 — 12

12

0

Такт Выход рабо- блока ты ус- 20 тройства, ny (1) Таким образом, после третьего

I .такта работы .устройства с выхода 25 снимается значение у(3) = 22. 25

При поступлении на вход 1 устройства нового значения аргумента х схема будет работать в соответствии с описанным алгоритмом ее функ-. ционирования.

Так, например, при поступлении значения х = 1 на первом такте ра- боты устройства схема 10 сравнения . выработает значение единицы на своем третьем выходе и значение нуля на первом и втором выходах. Такты работы устройства сведены в табл. 4.

Начальными значениями реализуемого степенного ряда и разностей, записанными на регистрах 12-15 чисел, являются полученные на третьем такте результаты предыдущего примера,привенные в табл. 3.

1277100

Продолжение табл. 4

Выход блока

Выход блока

Выход блока

22.

Выход блока

2 3

Выход блока

Такт работы устройства, 1 (() 2y (+1 ) Ау(ч+1) y(i+1 ) 4y (1) О О 16 19 22

1х — х), 45 при V = --О., зу(i) V

Арифметический блок 16 (фиг. 2) реализует функцию

А2у (i + 2V — 1) = (2V — 1)»

Зу() Первый вход 26 служит для подачи значений чисел с регистра 12. Второй вход 27 служит для подачи величины

V снимаемой с второго выхода схемы

10 сравнения. При поступлении на вход 27 значения V = 1 на выход группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 29 передается прямой код числа с входа

26, который через сумматор 30 поступает на выход 31 блока. При V = 0 на выходе группы элементов ИСКЛЮЧАКЩЕЕ ИЛИ 29 образуется обратный код . числа, поступающий с входа 26, и с учетом единицы с инвертора 28 на выходе сумматора 30 образуется дополнительный код, который пос.тупает на выход 31 блока, что соответствует отрицательному значению у (i + 2V 1) = Азу(з.) Арифметический блок 17 (фиг.3) реализует функцию у (i + 2V — 1) = (2V — 1) ° p, y(i) +

На вход 32 поступает значение переменной, снимаемой с второго выхо4 3 3 щ да схемы 10 сравнения. Работа блока описывается соотношением (1).

Арифметический блок 18 (фиг.4) реализует функцию

25 у (i + 2V — 1) = (?V — 1) л y(i) +

+ (2y(i) +, эу()) V (2) На вход 4 1 поступает значение с

50 выхода регистра 14. На вход 42 поступает значение с выхода регистра

13. На вход 43 поступает значение с выхода регистра 12. На вход 44 поступает значение переменной, снимаемой с второго выхода схемы 10 сравнения. Работа блока описывается со отношением (2).

Время работы устройства пропорционально не значению аргумента, как

40 это имеет место в устройстве-прототипе, а пропорционально абсолютной величине разности между двумя последующими значениями аргументов, т.е. где с — такт работы устройства; х — предыдущее значение аргумента; х — последующее значение аргу50 мента, причем х может быть меньше х.

Таким образом, использование предлагаемого устройства позволяет увеличить быстродействие при определении величины степенного ряда от совокупности чисел, представляющих собой детерминированную функцию, квантованную по уровню и по времени.

1277100

Формула изобретения

Устройство для вычисления значе-, ний степенного ряда, содержащее генератор импульсов, реверсивный счетчик, сумматор,и группу элементов И, отличающееся тем, что, с целью повышения быстродействия при вычислении значений степенного ряда от совокупности чисел, представляющих собой детерминированную функцию, квантованную по уровню и по времени, в него введены и арифметических блоков, где п — значение порядка степенного ряда, п+1 регистров чисел, п-1 сумматоров, коммута- 15 тор, схема сравнения, и- 1 групп элементов И, элемент И и элемент НЕ, причем выход генератора импульсов соединен с первым входом элемента

И, выход которого соединен с первым И входом коммутатора и с управляющими входами с первого по и-и регистров чисел, первый и второй выходы коммутатора соединены соответственно с входами сложения и вычитания ре- 25 версивного счетчика, выход которого соединен с первым входом схемы сравнения, второй вход которой соединен с входом аргумента устройства, первый выход схемы сравнения соединен с входом элементa НЕ, выход которого соединен с вторым входом элемента И и первыми входами элементов И с первой по и-ю групп, второй выход схемы сравнения соединен с вторым входом коммутатора и с и+1 входами с первого по TI.-й арифметических блоков, третий выход схемы сравнения соединен с третьим входом коммутатора, выход и-го арифметического блока соединен с вторым входом элементов

И п-й группы, вьгход которой соединен с первым входом и-го сумматора, выход, которого соединен г :;нформационным входом г."ro регистра числа, выход которого соединен с вторым входом n-ro сумматора и с п-.1 входами с первого по (и-1)-й арифметических блоков, с второго по (и+1)-й входы записи начальных значений устройства соединены с соответствующими информационными входами с первого по и-й регистров чисел, (и+2)-й вход записи начальных значений устройства соединен с информационным входом (п+1)-го регистра числа, выход которого соединен с п-ми входами с первого по и-й арифметических блоков, выход и-ro регистра числа является выходом устройства.

Составитель А.Шуляпов

Редактор Е.Копча Техред И.Попович Корректор М.Самборская

Заказ 6667/42 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфцческое предприятие, r.Óæãîðoä, ул.Проектная,4