Вычислительное устройство

 

Изобретение относится к вычислительной технике и может быть использовано для аппаратного выполнения операций деления и извлечения квадратного корня в универсальных и специализированных вычислительных машинах . Цель изобретения - расширение функциональных возможностей вычислительного устройства путем реализации операции извлечения квадратного корня . Для достижения этой цели устрой-, ство содержит два коммутатора, сумматор , блок коррекции, блок устранения сбоев и одновибратор. При работе, устройства операнд, из которого извлекается корень, и операнд-делитель подаются на два информационных входа первого коммутатора, который управляетйя сигналом типа операции, После запуска одновибратора в блоке коррекции начинают последовательно формироваться приближения квадратного корня. Операция продолжается до момента вьфаботки выходным одиовибратором блока коррекции сигнала об окончании операции. 2 з.п. ф-лы, 3 ил. I С ю 00 00

СОЮЗ СОВЕТСНИХ

СОЦИА)1ИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) А1 (51) 4 G 06 F 7/552

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3911183/24-24 (22) 14.06.85 (46) 23,12.86. Бил. Р 47 (71) Институт проблем моделирования в энергетике АН УССР (72) В.Н. Белецкий, M.Н. Кулик, С.В. Матвеев, А.А. Дородько и В.И. Крапивка (53) 681.325(088.8) (56) Авторское свидетельство СССР

Р 857981, кл. G 06 F 7/38, 1981.

Алексенко А.Г., Шагурин И.И.

Микросхемотехника. M.: Радио и связь, 1982, с. 124, 143.

Коломбет Е.А. Таймеры. М.: Радио и связь, 1983, с. 7.

Алексенко А.Г. Основы микросхемотехники. М.: Советское радио, 1977, с. 310.

Авторское свидетельство СССР

Ф 748410, кл. G 06 Г 7/38, 1980. (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к вычисли тельной технике и может быть использовано для аппаратного выполнения операций деления и извлечения квадратного корня в универсальных и специализированных вычислительных машинах. Цель изобретения — расширение функциональных воэможностей вычислительного устройства путем реализации операции извлечения квадратного корня. Для достижения этой цели устрой-. ство содержит два коммутатора, сумматор, блок коррекции, блок устранения сбоев и одновибратор. При работе. устройства операнд, из которого извлекается корень, и операнд-делитель подаются на два информационных входа первого коммутатора, который управляется сигналом типа операции.

После запуска одновибратора в блоке коррекции начинают последовательно формироваться приближения квадратного корня. Операция продолжается до момента выработки выходным одповибратором блока коррекции сигнала об окончании операции. 2 s.ï. ф-лы, 3 ил.

1278840

Изобретение относится к вычислительной технике и может быть использовано в составе универсальных или специализированных машин и устройств для быстрого выполнения операций де- 5 ления и извлечения квадратного корня над операндами с фиксированной запятой .

Цель изобретения — расширение функциональных возможностей устройства за счет реализации операций извлечения квадратного корня.

На фиг. 1 приведена струт»турнал схема устройства; на фиг. 2 — схема блока коррекции; на фиг. 3 — схема

15 одного разряда блока устранения сбоев.

Устройство содержит блок 1 формирования знака частного, (n+2)— разрядные сумматоры 2, (n-1) управляемых 3 и один Heуправляемый 4 преобразователей прямого кода в дополнительный, первый 5 и второй 6 коммутаторы, п-разрядный 7 сумматор, блок 8 коррекции, блок 9 устранения сбоев и одновибратор 10, Устройство имеет вход 11 знака первого операнда, вход 12 первого операнда, вход 13 второго операнда, выход 14 признака окончания операции, вход 15 типа операции, выход

16 результата, вход 17 знака второго операнда.

В ток 8 коррекции содержит входные

18 одновибраторы, первую 19 и вторую

20 группы элементов И, триггеры 21 и выходной одновибратор 22, Блок 8 коррекции имеет информационный 23 и управляющий 24 входы,, выход 25 текущего результата, выход

2G признака окончания операции.

Блок 9 устранения сбоев содержит два одновибратора 2/, элемент 28 за- 45 держки, элемент И 29, элемент ИЛИ 30.

Блок 9 имеет вход 3 1 и выход 32. и-разрядный сумматор 7 может быть реализован, в частности, по известной схеме. 50

° Один разряд коммутаторов 5 и 6 может быть реализован например, по известной схеме, где вход S является третьим входом, а входы а, a, "

i-ми разрядами первого и второго 55 информационных входов коммутаторов

5 и 6, а входы S<, а, а> не используются и соединены с входом логического "0".

Одновибратор 10 предназначен для формирования. импульсов заданной длительности и может быть реализован, в частности, по известной схеме, где вход запуска соответствует входу одноьибратора 10, а вход сброса соединен с входом логической "1".

Одновибраторы 27 предназначены соответственно для запуска при переключении на их входах "О" в "1" и

"1" в «О и могут быть реализова— ны, в частности, по известной схеме.

Элемент задержки 28 может быть реализован, например, с помощью инверторов и повторителей, Время задержки должйо быть не меньше, чем время запуска одновибраторов 27.

Триггеры 21 могут быть реализованы, например„ по известной схеме, где вход С соединен с входом логической "1".

Устройство работает следующим об разом.

При выполнении операции деления делимое а поступает на вход 12, а делитель Ь вЂ” на вход 13 устройства, На вход 15 задается уровень логического "0"„ Через время окончания переходньг» процессов в коммутаторах

5 и 6 и блоках 1-4 на выходе 16 формируется частное а/Ь.

При вычислении 1»nàäpàòíîãî корня из числа »т последнее поступает на вход 12, а на вход 15 задается уровень логической 1", что приводит к запуску опновибра-ора 10, на выходе которого формируетс.л короткий отрицательный импульс, поступающий на входы S триггеров 21 б тока 8 коррекции, и устанавливает па их гыходах (! I T значение логической 1, -..е. Устанавливается начазтьпое приблттже ше квадратного корня, равное 0.11...1.

С помощью блоков 1-4 и сумматора 7 начинает формироваться з качение 1/2 (х +a/xo), причем умножение 1/2 на х + а/х0 осуществляется в результа"т те сдвига вправо на. один разряд значения х +а/х„ на выходе сумматора 7.

Вследствие различных задержек в формировании "0" и "1 одного и того «e разряда i(i=i,ï) при вычислении х + а/х„ и запоминающих свойств

О комбинационных элементов на выходах разрядов сумматора 7 возможно появление сбоев на время t (появление логических "0" и "1", не предусмотренных при вычислении значения х,+

1278840

45

50 уравнения

X о и из

1 а х (x + — -)

2 х"

+ а/х ). Время t. зависит от эле о св ментной базы, на которой реализованы узлы устройства, структуры блоков

1-4 и сумматора 7. Сбои устраняются в блоке 9 устранения сбоев, каждый из п разрядов которого функционирует следующим образом.

При переключении "0" в "1" на входе 31 i-го разряда (фиг. 3) запускается один из одновибраторов 27, 10 на выходе которого формируется отрицательный импульс, на время 1, . Элемент 28 задержки не допускает прохождение логической "1" на выход

32 на время запуска одновибратора t5

27.Если за время не происходит обратного переключения "1" в "0", то уровень логической "1" появляется на выходе 32. Если на вход 31 поступает положительный импульс, дли-20 тельность которого меньше, чем время то он устраняется и на выход

32 не поступает. При переключении

"1" в "0" на входе 31 запускается второй одновибратор 27, на выходе которого формируется положительный имп JIbc HB время t 8, Если пВ вход

31 поступает отрицательный импульс, длительность которого меньше, чем время t,,то он устраняется и на З0 выход 32 не поступает.

Устройство при нахождении частного а/х вначале вычисляет первый o (старший) разряд а/х, затем через время t (время сложения в параллельном и+2-разрядном сумматоре) второй разряд а/х, через время третий разряд и т.д, То есть время окончательного вычисления а/х равно

nt, а вычисление значения х + а/хд (n+ !)t. В этой связи назначение блока коррекции состоит в том, чтобы увеличить производительность устройства и уменьшить время вычисления квадратного корня путем коррекции значения, хранимого триггерами 21 при изменении каждого из значений разрядов, поступающих с выхода блока

9 на его вход.

Блок 8 коррекции работает следующим образом. Поскольку начальное приближение выбрано так, что выполняется неравенство хр-Га, то через некоторое время в зависимости от. значения а на одном из выходов блока

9 произойдет переключение "1" в "0", например в разряде (i). В этом случае осуществится запуск (2i 2)-ro одновибратора 18 (при i=1,2 запускаются первый и второй входные одновибраторы 18). Отрицательный импульс на выходе одновибратора 18 (? -2) устанавливает в "1" триггеры 21.с номерами i+1,п и длится время t — время формирования одного разряда значения х, + а/х . Одновременно логический "0" поступает на вход х-го триггера 21 и устанавливает его в "0".

По окончании импульса на выходе входного, одн 18 (2i — 2) запускается одновибратор 18 (2i+1), длительность отрицательного импульса на выходе которого также равна t и на это время удерживаются "1" на выходах триггеров 21 с (i+2)-ro по п-й.

Затем запускается входной одновибратор 18 (2i+4) и отрицательный импульс удерживает в единичном состоянии все триггеры 21 с номерами с (i+3)-ro по и-й и т.к. Таким образом, процедура коррекции состоит в следующем. При переключении "1" в

"0" на выходе какого-либо разряда (i) блока 8 коррекции триггер 21 (i) устанавливается в "0", триггеры 21 ус.танавливаются в "1" на время

Это приводит к тому, что в любой момент времени после коррекции выполняется неравенство

1 а х сх. = — — (х + — -) (1) вх +OP 2 8

8> где х „, х„ — значение х на выходе 12 устройства и сумматора 7 соответственно до и после коррекции. Значение х„, как это следует из неравенств (1,, можно также записать в виде

1 а х = х + (1-сД вЂ” — (x + — — ) 8 >1. op Bx

8Х

8 (2)

Найдем разность х 8„ — х„,„ с учетом выбранного начального приближения х

x 8 а х — x x= (1 — с4) — —" — -- О, (3) вх кор 2 х „

Иэ (3) следует, что с течением времени в моменты времени Т,, Т„ ....,Т„, Т ч в триггерах 21 блока

8 коррекции записываются последовательные приближения

1278840 имеем х =-)а из обре гения

Формула

1, Вычислительное устройство, содержащее блок формирования знака частного, и (n+2) ðaçðÿä»ûõ суммато" ров, (где и — разряцность обрабатыва- р емых данных), (n-1) управляемых и один неуправляемый преобразователей прямого кода в дополнительный, причем первьгй вход блока формирования знака частного является входом знака первого операнда устройства, я ньгход — вы-, ходом знака результата устройсгна, выход i-го разряда j-ro,(n+2)-разрядного сумматора (i=Г,n; j -- 1,п) соеС течением врег1ени в триггерах 21 блока 8 коррекции установится зняче5 ние квадратного корня из числа а.

При этом скорость сходимости вычисления 1а очень высока, так как даже при обычных синхронных вычислениях, предполагающих, что очередное прибли- 1р жение начинает формироваться только после вычисления всех разрядов предыдущего, число верных разрядон после каждой итерации удваивается, поскольку реализуется метод Ньютона»ахождения квадратного корня из уравнения х — а = О.

Сигнал готовности формируется сле. дующим образом. После того, кяк н устройстве найдено значение 4а, за- 2р пуски всех однонибраторон 18 IIpel

22 блока 8 коррекции, не меньше, чем время формирования самого младшего 25 разряда значения — (х,,+ а/х „).

Следовательно, пре1<ратятся поьторные запуски выходного одновибратора

22 и на его вьгходе. сформируется уровень логической 1, извещающий î . 3Q завершении вычисления з«ачегнгя - Гя.

Введение в предггагяемое устройс ТНо новых элементов двух коммутаторов„ сумматора, блоков устране сбоев

И КОРРЕКЦИИ ВЫГОUIIO ОТЛИ 1ЯЕТ eI"О OT известного, так как в результате. незначительного увеличения оборудования расширяются функциональные возможности устройства путем Выполне«ия операции извлечепия кнадратпого I

В ДОПОл»ительный 5(вл11ется (т+1) и разрядом Входя первого операнда устройства, Вход (и+2)-го разряда второго слагаемого q-го (и+2)-разрядного сумматора соединен с прямым выходом старшего знакового разряда (q-1). го (11+?)-разрядного сумматора, вход

i-го разряда Второго слагаемого первого (n+3)-разряд11ого сугжатора соединен с i.-м разрядом входа первого операнда устройства, выход нулевого разряда неуправляемого преобразователя прямого кода в дополнительный соединен с входом перенося первого (и+2)-разрядного -.уг IaTopa о т л и"I a ю щ е е с я 1 ем, -I To с целью рас ширения функцион1альны1< возможностей устройства за. счет реализации операции извлечения квадратного <орнл устрОйство сОдержит двя комм"утя гора, и-разрядныи сумматор блок кор рекции, блок устра»ения сбоен и одноВибратор причем:.тервый информацио»ный вход первого .1-<оммутатора янляется входом Второго операнда устройства, »торой информяцион»ый вход первого коммутатора подкл1з-ге11 к первому информационному Вхс ту Второго комму татора к входу первого слагаемого и ра. çpÿäío "o сумматора H Выходу теку щего результата блока коррекции, Вьгход признака окончания операции которого является выходом признака окончания операции устройства, адресные входы первого и второго коммутаторов подключены:< входу одновибратора и входу типа операции устройства, выход одновибратоpa подключен к управляющему Входу блока коррекции, информационный Вход которого подключен к выходу блока устранения сбоен, вход которого подключен к выходу суммы п-рязрядногО суимяторя 1 Й разряд входа второго слагаемого которого вого входного одновибратора, первый вход и-го элемента И второй группы подключен к выходу (2п-2) -го входного одновибратора, вторые входы элементов И второй группы подключены к входу установки первого триггера и управляющему входу блока коррекции, с третьего по (n+1) é входы и-го элемента И второй группы подключены соответственно к первому по (n-1)-й выходам элементов И второй группы и входам установки с второго по и-й триггеров соответственно, выходы триггеров являются соответствующими разрядами выхода текущего результата блока коррекции, выход п-го элемента

И второй группы подключен к входу выходного одновибратора, выход которого является выходом признака окончания операции блока коррекции.

3. Устройство по пп. 1 и 2, о т л и ч а ю щ е е с я тем, что блок устранения сбоев содержит и разрядов,причем каждый i-й разряд (i=1, n) содержит два одновибратора, элемент задержки, элемент И и элемент

ИЛИ, причем входы одновибраторов соединены с входом элемента задержки и с i-м разрядом входа блока устранения сбоев, выход первого одновибратора подключен к первому входу элемента И, второй вход которого подключен к выходу элемента задержки, а выход элемента И вЂ” к первому входу элемента ИЛИ, второй вход которого подключен к выходу второго одновибратора, выход элемента ИЛИ является i-м разрядом выхода блока устранения сбоев.

7 1278840 подключен к инверсному выходу знакового разряда i-ro (n+2) †разрядно сумматора и i ìó разряду второго ин- формационного входа второго коммутатора, выход которого является выходом результата устройства, i-й разряд выхода первого коммутатора подключен к -му разряду информационного входа всех управляемых преобразователей прямого кода в дополнительный, вто- 10 рой вход блока формирования знака частного подключен к (и+1) — му разряду выхода первого коммутатора, (и+1) -й разряд первого информационного входа которого является входом зна- 15 ка второго. операнда устройства.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что, блок коррек1 ции содержит входные одновибраторы, две группы элементов И, триггеры и 20 выходной одновибратор, причем i-й разряд информационного входа блока коррекции подключен к входу (2i-2)го входного одновибратора и информационному входу -го триггера, выход первого входного одновибратора подключен к входу третьего входного одновибратора, выходы (2k-2)-го и (2k 1)-го (k=2, и-1) входных одновибраторов подключены соответствен- 30 но к первому и второму входам (k-1)—

ro элемента И первой группы, вход (2k-1)-ro входного одновибратора подключен к выходу (k-1)-го элемента И первой группы и (k+1) ì входам

k-х элементов И второй группы, первые входы которых объединены и подключены к первому входу первого элемента И второй группы и выходу пер1В. 1278840 ф Я В. Z

Составитель Н. Захаревич

Редактор Л. Гратплло Техред В.Кадар Корректор С. Шекмар

Заказ 6839!47 Тираж б71 1?одписное

ЛНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская нао., д. 4/5

Производственно-полиграфическое предприятие, г. ужгород, ул. Проектная, 4