Устройство для накопления и обработки информации

 

Изобретение относится к области вычислительной технике и может быть использовано в устройствах цифровой обработки информации в различ- - ных спектрометрических системах, например, для накопления информации при измерениях амплитудного или временного спектра. Цель изобретения - повьшение быстродействия. Устройство содержит операционный блок 1, коммутатор 2 с трехстабильным состоянием, блок 3 памяти, аналого-цифровой преобразователь 4,-генератор 5 тактовых импульсов, системньй контроллер 6, о Ф (Л to со 01 4: О 00

COOS СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

M А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3920630/24-24 (22) 28.06,85 (46) 07,03.87. Бюл. Р 9 (71) Объединенный институт ядерных исследований (72) К.Г.Родионов (SU) и Ле Кхак Мань (чч) (53) 681.3(088.8) (56) Глейбман Э,М., Тютюнников С.И.

Использование микропроцессорного контроллера NHKAM-1 для сбора и обработки спектров ядерных излучений. Препринт ОИЯИ, Р10-12635, Дубна, 1979.

Нгуен Хак Тхи, Нефедьев О.К., Фефилов В.Б. Многомерный анализатор на базе сисгемы NAKAMAK; Препринт ОИЯИ, 13-12782, Дубна, 1979, „„Я0„„1295408 A 1 (51)4 G 06 F 15/00, G 06 J 1/02 (54) УСТРОЙСТВО ДЛЯ НАКОПЛЕНИЯ И ОБ-, РАБОТКИ ИНФОРМАЦИИ (57) Изобретение относится к области вычислительной технике и может быть использовано в устройствах цифровой обработки информации в различных спектрометрических системах, например, для накопления информации при измерениях амплитудного или временного спектра. Цель изобретения— повышение быстродействия. Устройство содержит операционный блок 1, коммутатор 2 с трехстабильным состоянием, блок 3 памяти, аналого-цифровой преобразователь 4,. генератор 5 тактовых импульсов, системный контроллер 6, 129540 блок 7 ввода-вывода, дешифратор 8, счетчик 9, элементы И 10-14, элемент

ИДИ 15, триггер 16, одновибратор 17, коммутатор 18 с трехстабильным состоянием и триггер 19. Цель достигается путем такой организации работы устройства в режиме накопления информации, при которой после получения сигнала конца преобразования информации код инфомации переносится в счетчик, а операционный блок считывает иэ блока памяти во внутренние регистры команду — увеличить содержание ячейки блока памяти на "1". Затем дешифратор блокирует коммутатор и из счетчика через коммутатор выдается на адресный вход блока памяти адрес информационного канала. Операционный блок выполняет команду, но с данными ячейки блока памяти, указанной адресом информационного канала. Для выполнения операции "+ 1" в ячейку блока памяти требуется только одна команда.

3 ил.

Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки информации в различных спектрометрических системах, например, для накопления информации при измерениях амплитудного или временного спектров.

Цель изобретения — повышение быстродействия.

На фиг. 1 представлена функциональ-.10 ная схема предлагаемого устройства; на фиг.2 и 3 — временные диаграммы, иллюстрирующие работу устройства.

Устройство для накопления и абра- 15 ботки информации содержит операционный блок 1, первый коммутатор 2 с трехстабильным состоянием, блок 3 памяти, аналого-цифровой преобразователь (АЦП) 4, генератор 5 тактовых 20 импульсов, системный контроллер 6, блок 7 ввода-вывода, дешифратор 8, счетчик 9, третий 10, первый 11, второй 12, четвертый 13 и пятый 14 элементы И, элемент ИЛИ 15, первый триг-25

rep 16, одновибратор 17, второй коммутатор 18 с трехстабильным состоянием, второй триггер 19, адресный выход 20 операционного блока, выход 21 первого коммутатора с трехстабильным состоянием, адресный вход 22 блока памяти, выход 23 признака конца преобразования аналого-цифрового преобразователя, выход 24 одновибратора, выход 25 счетчика, выход 26 второго 35 коммутатора с трехстабильным состоянием, выходы 27-29 дешифратора, выходы 30 и 31 установки первого тригге2 ра, выход 32 управления записью в память системного контроллера, выход 33 второго триггера, выход 34 первого элемента И, выход 35 второго элемента И, выход 36 элемента ИЛИ, выход

37 третьего элемента И, выход 38 пятого элемента И, выход 39 четвертого элемента И, шину 40 данных и аналоговый вход 41, На фиг.2 и 3 нумерация диаграмм соответствует номерам выходов блоков устройства.

Системный контроллер предназначен для формирования управляющих сигналов и сопряжения с операционным бло-. ком, памятью и с интерфейсными схеяами периферийных устройств. Системный контроллер может быть реализован на базе KP 580BK28. Операционный блок может быть реализован на основе

КР580ИК80А. В качестве преобразователя можно использовать, например, блок временного или амплитудного кодирования. В .качестве коммутаторов

2 и 18 можно использовать схемы типа

К 589, Ап 16.

Устройство работает следующим образом.

Дпя накопления информации, получаемой от преобразователя 4, например, в блоке 3 памяти выделяется область.

В этой области для одного информационного канала используются две ячейки памяти. Предварительно в регистры операционного блока, например в Н и L, записывается произвольный адрес ячейки блока памяти, а в ячейки блока

3 12954 памяти с адресами 0000 и 0001 — команды INRM — увеличить содержание ячейки памяти, адресуемой регистрами

Н и L íà "1". Сигнал конца преобразования с выхода 23 преобразователя 4 деблокирует дешифратор 8, а импульсом 5 с выхода 24 одновибратора устанавливает счетчик 9 в состояние с адресом

0000, триггеры 16 и 19 — в состояние

"1" и переносит цифровую информацию (адрес информационного канала АЦП) из преобразователя 4 в счетчик 9. Триггер 19 деблокирует системный контроллер 6. Операционный блок начинает выполнять программу с команды, находя15 щейся в блоке 3 памяти в ячейке с адресом 0000. Для выполнения команды

INRM операционному блоку требуется три машинных цикла (М,М,М ) или десять тактов генератора. В цикле М 20 нулевой адрес поступает по адресному выходу 20 через коммутатор 2 на адресный вход блока памяти и считывает код команды во внутренние регистры операционного блока. В циклах М и 25

М выполнения команды импульс с выз хода 27 дешифратора 8 блокирует коммутатор 2 и через коммутатор 18 передает на его выход 26 адрес из счетчика 9 — адрес информационного канала 30

АЦП. Операционный блок выполняет команду INRM но с данными из ячейки блока памяти, адресуемой содержанием счетчика 9. Если после выполнения указанной команды переполнения данной ячейки блока памяти нет, то импульс с выхода 28 дешифратора поступает на элемент И 11 и с его выхода 34 через элемент HJIH 15 (выход 36) на преобразователь 4, устанавливая его в исход- 10 ное состояние, а триггер 19 — в состояние "0", выход 33 которого блокирует системный контроллер 6. Устройство готово к приему следующей информации от преобразователя 4. Если пос-у5 ле выполнения этой команды ячейка блока памяти переполняется, устройtI 11 ство производит операцию переноса 1 во вторую ячейку блока памяти этого информационного канала (фиг.3). При этом на выходе 38 элемента И 14 появляется импульс, а импульс на выходе

39 элемента И 13 переводит триггер 16 в состояние "Oн и увеличивает содержание счетчика 9 на "1". Импульс. с выхода 28 дешифратора 8 не образовывает импульс на выходе элемента И 11, а следовательно, и на выходе элементл ИЛИ 15. Операционный блок заканчи08 4 .вает выполнение первой команды и начи. нает выполнять команду, находящуюся в ячейке с адресом 0001. Для выполнения указанной .команды адрес 0001 из операционного блока по выходу 20 поступает через коммутатор 2 на адресный вход 22 блока 3 памяти. В ячейку

0001 блока памяти записывается такая же команда INRI В циклах выполнения операционным блоком этой команды производятся операции, аналогичные указанным. Но в циклах I .: и М> импульс с выхода 27 дешифратора 8 блокирует коммутатор 2, и через коммутатор 18 передает на адресный вход 22 блока памяти адрес из счетчика 9, больший на "1" предыдущего адреса. Онерационный блок выполняет команду INRM c данными из этой ячейки. Затем импульс с выхода 29 дешифратора 8 поступает на элемент И 12 и с его выхода через элемент ИЛИ 15 на преобразователь 4, устанавливая его в исходное состояние„ а триггер 19 — в состояние "0", выход 33 которого блокирует системный контроллер 6. Устройство готово к приему следующей информации. формула изобретения

Устройство для накопле уя и обработки информации, содержащее аналогоцифровой преобразователь, операционный блдк, блок ввод-вывода, системный контроллер, генератор тактовых импульсов, блок памяти и первый коммутатор с трехстабильным состоянием, причем первый и второй выходы генератора тактовых импульсов соединены соответственно с синхровходами операционного блока и системного контроллера, первый информационный вход-выход которого через внутреннюю шину данных соединен с входами-выходами данных блока ввода-вывода и операционного блока, адресный выход которого соединен с информационным входом первого коммутатора с трехстабильн м состоянием, выход которого соединен с адресным входом блока памяти, информационный вход-вь|ход которого через внутреннюю системную шину соединен с вторым информационным входом-выходом системного контроля, выход управления памятью которого соединен с входом записи чтения блока памяти, выход признака ввода-вывода, выход признака перехода в состояние высокого сопротивления и выход признака записи в память операциойного блока соединены соответственно с входом признака ввода-вывода, входом управления состояниями выходов и входом признака записи в память системного контроллера, выход управления вводом-выводом KOTODQI соединен с входом управления вводомвыводом блока ввода-вывода, информационный вход-выход которого соединен с шиной данных устройства, аналоговый вход устройства соединен с информационным входом аналого-цифрового преобразователя, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно дополнительно содерж т одновибратор, дешифратор, пять элементов И, элемент ИЛИ, два триггера, счетчик и второй коммутатор с трехстабильным состоянием, причем выход конца преобразования аналого-цифрового преобразователя соединен с входом одновибратора и со стробирующим входом дешифратора, информационный вход которого соединен с адресным выходом операционного блока, вход сброса которого соединен с выходом одновибратора, с входами установки в "1" первого и второго триггеров и входом записи счетчика, информационный вход которого соединен с информационным выходом аналого-цифрового преобразователя, вход управления концом преобразования которого соединен с входом

1295408 6 установки в "0" второго триггера и с выходом элемента ИЛИ, первый и второй входы которого соединены с выходами соответственно первого и второ5 го элементов И, первые входы которых соединены соответственно с первым .и вторым выходами дешифратора, третий выход дешифратора соединен с первым входом третьего элемента И и управляющими входами первого и второго

I коммутаторов с трехстабильным состоянием, информационный вход и выход второго коммутатора с трехстабильным состоянием соединены соответственно с выходом счетчика и адресным входом блока памяти, второй вход третьего элемента И соединен с выходом управления записью в память системного контроллера, вход блокировки которого соединен с выходом второго триггера, вход установки в "0" первого триггера соединен со счетным входом счетчика и с выходом четвертого элемента И, первый и второй входы которого соединены соответственно с выходами третьего и пятого элементов И, вход которого подключен через внутреннюю системную шину к информационЗО ному входу-выходу системного контроллера, вторые входы первого и второго элементов И соединены соответственно с прямым и инверсным выходами первого триггера.

1295408

/ 1 M2 Mg M) M2. Mg.25 го

Ç7 гв

Зб

Составитель В.Ланцов

Редактор И.Шулла Техред И.Попович Корректор Н. Король

Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 619/56

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4