Цифровой интегратор
Союз Советскик
Социалистические
Респубпмк
ОП ИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (li>905830 (61) Дополнительное к авт. свид-ву(22) заявлено 04. 07. 79 (21) 2790871/18-24 (51) М. Кл. с присоединением заявки М06 J 1/02
Р1еудорстееииый комитет
СССР (23) П рноритет— ио делом изоеретеиий и открытий
Опубликовано 1502Я21 - Бюллетень р1е 6
Дата опубликования описания 15.02.82 (53) УДК 681. 3 (088.83
A. П. Стахов, А. Н. Петух, Д. T. Ободник и Н.Н.Панич
1 (72) Авторы изобретения (71) Заявитель
Винницкий политехнический институт (54) ЦИФРОВОЙ ИНТЕГРАТОР
Изобретение относится к вычислительной технике, в частности к гибридным вычислительным машинам, цифровым дифференциальным анализаторам, и может быть применено в системах с числовым программным управлением.
Предназначено для преобразования двоичного кода и кода "Фибоначчи" в частоту следования импульсов.
Известен цифро-частотный интегратор, содержащий регистр управляющего кода, счетчик с импульсными выходами и вентильные схемы (11 .
Недостатками такого устройства являются необходимость использованил триггеров с импульсными выходами, а также невозможность работы с числами, представленными в двоичной "фибоначчиевой" системе счисления.
Наиболее близким к предлагаемому является цифровой интегратор, содержащий счетчик и вентильные схемы (2) .
Недостатком этого устройства лвляется невозможность работы с числами, представленными в двоичной "фибоначчиевой" системе счисления.
Целью изобретения является расширение функциональных возможностей.
Цель достигается тем, что в цифv ровом интеграторе, содержащем i - разрядный счетчик (1=2m, m=1,2, ° . °,и), а также 2п элементов И и один элемент ИЛИ, каждая m-я пара разрядов интегратора дополнительно содержит блок образования кодовых последоЪательностей, входы с первого по i é которого подключены соответственно к
15 выходам с первого по 1-и разрядов счетчика, (i+1 )-й вход блока образования кодовых последовательностей подключен к (2n-i+1 )-му входу управляющего кода цифрового интегратора, а (i+2)-й вход -k(2n-1)-му входу управляющего кода цифрового интегратора, (i+3)-й вход подключен к импульсному входу цифрового интегратора, а
905830 (i+4)-й вход - к управг яюце «f .-fe цифрового интегратора, {1+ -й вход блока образован«ля кодов«ых iocfiBi10B.:« тельностей подключен к выходу {1-1 )го элемента И, à (i+6)-й вход — к .« ныходу f-го элемента И, первый выход блока образования кодовых последовательностей подключен к (1-1 )-му входу элемента ИЛИ, а второй выход к 1-му входу элемента ИЛИ, выход элемента ИЛИ является выходом цифроеого интегратора, Каждый блок образования кодовых последовательностей содержит два зле мента И и два элемента ИЛИ, входы с
1первого no m-й первого элемента И подключены ко входам блока образования кодовых последовательностей .погического узла с номерами (1,3 5 ° ° °
1 "1)-м, а входы с первого по m-й вто- рого элемента И соединены со входами блока образования кодовых последовательностей с номерами {2, л> 6, 1)
ым, (m+1 )-й вход первого элемента И
«f$ подключен к (i+1 )-му входу блока образования кодовых последонател ьностей, à (m+1 )-й вход второго элемента
И подключен к (1+2 ) - му входу блока образования кодовых последовател ьнос" тей, (m+2)-е входы элементов И подЗО ключены к (i+3)-му входу блока образования кодовых последовательностей, а (m+3 )-е входы элементов И подключе ны к (i+ )-му входу блока образования кодовых последовательностей, 35 (1+ )-й вход которого соединен со вторым входом первого элемента ИЛИ, а (1+6)-й вход - со вторил входом второго элемента ИЛИ, причем первый вход первого элемента ИЛИ подключен к выходу первого элемента И, à первый вход второго элемента ИЛИ подкл»чен к выходу. второго элемента N, выходы первого и второго элементов
ИЛИ подключены к первому и второму выходам блока образования кодовых последовательностей.
На фиг.1 представлена функциональ ная схема цифрового интегратора; на фиг.2 — схема блока образования ко- 50 довых последовательностей.
Схема цифрового интегратора содержит счетчик i логические элементы И 2 и 3, блок образования кодовых последовательностей 4 и логический ы элемент ИЛИ 5. Схема блока образования кодовых последовательностей 4 содержит логические элементы И б и
И!71 8 и 9, 1.аждая пп-я пара разряд :> и.!т:, гоа †.o-ðà содержит блок обра=:.o.à †;ÿ :- :.::.я кодовых последовательностей у ко -poão входы с первого RQ -Р. поди-: -fe",ы соответственно к вы,ода;.,;; первого по !-Й разрядов четника 1, (i+1 )-й вход блока обpàëoâàH ÿ :<одоных последовательностей ff aäêëfo÷åí к {2rf-1+1 )-му входу упра -JIB.oö=fо кодa., а {!"+-2-)-ой входк {- и-. l-fi,«входу управляющего кода, { +3)- и вход блока образования кодовых последовательностей л подключен к импупьс-, î <у входу цифрового интег""à Tap=: --.,: "..-. { 1+ f ) -й вход — к управляюцей лине, (i+5)-й вход блока образования:-;одовых последо ватег ь ностй - -loqf « выходу 1-го элемента И 3. первый выход блока образования кодовых после«довательностей«4 подключен к { 1+1 )- «y входу элемента ИЛИ 5,. второй выход — к i-му входу элемента ИЛИ а выход элемента ИЛИ 5 является выходом цифрозого интегра вЂ,îðà Ff ° В блоке образования кодовых последовательностей " входы с первого по m-й первого элемента Vi o подключены ко входам блока образования кодовых последовательностей 4 с номерами (1 3; з,. f-1 )-ым, а входы с первого rfo m-ый нтооого элемента И / соединены †.,о входами блока образования кодовых последовательностей с но мерами (2 у"р,6«с ° а i ) ым«(m+1 ) и вход первого элемента И 6 - к (i+1 )-му входу блока образования кодовых последонательноoòåé 4. а .,и+1 )-й вход второго элемента 7 одключены к (1+2)-му входу блок" образования кодовых последовательностей 4, (m+2)-å входы элементов И 6 .и 7 подключены к (f+-*.3 )-му входу блока образозания кодовых последовательностей 4, à {m+3 )-й входы элементов И 6 и 7 подключены к (1+л}=му входу блока образования кодовых последовательностей 4, (1+5)-ый вход которого соединен со вторый входом первого элемента ИЛИ 8, а (i+6)-ой вход - со вторым входом второго элемента ИЛИ 9, причем первый вход первого элемента ИЛИ 8 подклю" чен к выхсду первого элемента И 6, а первый вход элемента ИЛИ 9 подключей к выходу элемента- И, 7, выходы элементов ИЛИ 8 и 9 подкггючены соответственно к парному и второму выхо5 90583 дам блока образования кодовых после. довательностей 4. Устройство работает следующим образом. Пусть на управляющей шине у 5 (фиг.1) находится нулевой потенциал, такой же потенциал присутствует на (i+4)-и входе блока образования кодовых исследовательностей (фиг.2) ° Это приводит к отключению элементов !О И б и 7 блока 4. Цифровой интегратор при том работает в чисто двоичном коде при условии, что счетчик (фиг.i) осуществляет пересчет в коде Ъ 1ьь i весами (1, с, 4, 8, ° * °, 2 i ° Допустим, > 5 что на входах параллельного управляющего кода с первого по 2п-ый, присутствует код 2п-разрядного числа и ° Вентильные схемы, состоящие из элементов И 2 и 3 и элемента ИЛИ 5, объединяют 20 сигналы выхода счетчика 1 и шин параллельного управляющего кода (фиг. 1)Если на импульсныи вход F цифро Ф 25 вого интегратора поступают импульсы с частотой tz то на выходе устройства Гу будут импульсы со средней час" тотой следования „ N Г„= 2-„ fQ Для преобразования в частоту сле1 дования импульсов чисел, представленных в двоичной "фибоначчиевой" системе очисления, на входе управляющей Мины У (фиг.1) должен присутствовать единичный потенциал, Такой не потенциал присутствует на (i+4)-м входе блока образования кодовых последовательностей 4 (фиг.2), на первом выходе которого следуют импульсы в соответствиA с функцией, реализуемой элементом И б (фиг.2}, независимо от функции, реализуемой элементом И 2 (фиг.1), а на втором выходе блока образования кодовых последовательностей 4 следуют импульсы в соответствии с функци ей, реализуемой элементом И 7 (фиг,2) 50 независимо от функции, реализуемой элементом ИЗ (фиг.1). Цифровой интегратор при этом работает s двоич-. ььой "фибоначчиевой" системе счисления при условии, что счетчик 55 (фиг. 1) осуществляет пересчет в коце "фибоначчи" с весами (1, 1,2, 3,,..., у фи>) Р ь 0 6 где, -»1 0 при n=0, 1ь 1 пр п=1 при п=2,3ь4ь ..2п (,-p- ) y .РР р- характеристический параметр "фибо наччиевых" систем счисления ((=1,2, 3, ° .. ° ) ° Йопустимь что на входах параллелы-. ного управляющего кода с первого по 2п-й (фиг. 1) присутствует код 2п-раз рядного числа N. Вентильные схемы, состоящие из элементов И 2 и 3, эле-, мента ИЛИ 5 и блоков образования кодовых последовательностей 4, объединяют сигналы счетчика 1 и шин параллельного управляющего кода (фиг. 1). Если на вход цифрового интеграто-. ра поcòóïàþò импульсы с частотой то на выходе устройства F следуют импульсы со средней частотой f f = ------ 6 g Яиь Р Предложенное устройство позволяет преобразовывать в частоту как двоичный, так и двоично-"фибоначчиевый" код, что является значительным рас- . ширением функциональных возможностей двоичного цифрового интегратора с последовательным переносом. Известно. что устройства, работающие в P кодах "фибоначчи", обладают ошибкообнаруживающими свойствами.Потенциальный коэффициент обнаружения ошибок определяется по формуле (»1 Р - = 1 —----о н 2" где и - разрядность устройства, Так для 16-разрядного цифрового :интегратора, работающего в Р -кодах фиб<- наччи ь а н = 0,97 ° формула изобретения 1. Цифровой интегратор, содержащий i-разрядный счетчик (i=2m, m=1,2,... и}, а также 2п элементов И и один элемент ИЛИ, отличающийся тем, что, с целью расширения функциональных возможностей за счет возмокености преобразования в частоту следования импульсов как двоичного, так и двоично-фибоначчиевого кода, кажда> m-ая пара разрядов интегратора допол нительно содержит блок образования кодовых последовательностей, входы с первого по 1-й которого подключены соответственно к выходам с первого no i-й разрядов счетчика, (1+1)-й вход блока образования кодовых после довательностей подключен к (2п-i+1)7 9Ю58 -му входу управляющего кода цифрового интегратора, а (i+2)-й вход — к (2n-i)-sy входу управляющего кода цифрового интегратора, (i+3)-й вход подключен к импульсному входу цифро- 5 вого интегратора, а (1+4)-й вход к управляющей шине цифрового интегратора, (i+5)-й вход блока образования кодовых последовательностей подключен к выходу (i-1)-го элемента И, а (i+6)-й вход — к выходу i-ro элемента И, первый выход блока образова ния кодовых последовательностей подключен к (i-1)-му входу элемента ИЛИ, а второй выход — к 1-му входу элемен" та ИЛИ, выход элемента ИЛИ является выходом цифрового интегратора, 2. Интегратор по п.i, о т л и ч а ю шийся тем, что каждый блок образования кодовых последова- 20 тельностей содержит два элемента И и два эпемента ИЛИ, входы с первого по m-й первого элемента И подключены к входам блока образования кодовых последовательностей логического узла с номерами (1,3,5, i 1), а входы с первого по m-ый второго элемента И соединены с входами блока образования кодовых последовательностей с номерами (2,4,6,...,i), (в+1)-ый Зо вход первого элемента И подключен к 30 8 (i+1) ìó входу блока образования коцовых последовательностей, à (m+1)-й вход второго элемента И подключен к (i+2)-му входу блока образования кодовых последовательностей, (m+2)-е входы элементов И подключены к (1+3),-. -му входу блока образования кодовых последовательностей, а (m+3)-е входы элементов И подключены к (i+4)-му входу блока образования кодовых пос-, ледовательностей, (i+5)-ый вход которого соединен с вторым входом первого элемента ИЛИ, а (1+6)-й вход - с вторым входом второго элемента ИЛИ, причем первый вход первого элемента ИЛИ подключен к выходу первого weмента И, а первый вход второго элемента ИЛИ подключен к выходу второго элемента И, выходы первого и второго элементов ИЛИ подключены к первому и второму выходам блока образования кодовых последовательностей. Источники информации, принятые во внимание при экспертизе 1. Данчеев В.И, Цифро-частотные вычислительные устройства, М., "Энергия", 1976, с.23. 2. Интегральные микросхемы серии 155. Экспресс-информация. Вып.4, И., ЦНИИБЭИ приборостроения, 1975, с.40, (прототип). Составитель В.Кайданов Редактор Л.Повхан Техред И.Надь орректор . еренц Заказ 367/65 Тираж 731 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5 Филиал ППП "Патент", r.Óæãoðîä, ул,Проектная, 4
