Элемент памяти

 

Изобретение относится к полупроводниковым запоминающим устройствам на биполярных транзисторах. Цель изобретения - повып1ение надежности и быстродействия элемента па.мяти. Поставленная цель достигается тем, что в эле.менты связи 6 элемента памяти введены нагрузочные резисторы 8 с соответствуюншми связями . Наличие резисторов 8 приводит к тому , что транзисторы 7 при записи работают в режиме насыщения. При этом увеличиваются их базовый ток, а следовательно , и ток, переключающий триггер 1. При считывании транзисторы 7 работают как эмиттерные повторители. повып1ая тем самым достоверность информации, поступаю- П1ей в разрядные П1ипы 11. I ил. (Л оо го Ci 4 01

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (д) 4 G 11 С l l/40 С "(: 7< a ° ° !

1 ! 3 ) !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ в . !

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

77

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 4006674/24-24 (22) 02.01.86 (46) 23.05.87. Бюл. № !9 (72) С. М. Игнатьев (53) 681.327.6 (088.8) (56) Валиев К. А., Орликовский А. А. Г1олупроводниковые интегральные сxc÷û памяти на биполярных транзисторных структурах. М,: Советское радио, 1979, с. 168, рис. 6. 9.

Патент ФРГ № 3320732, кл. Ci 11 С 7/06, 1983. (54) ЭЛЕМЕНТ ПАМЯТИ (57) Изобретение относится к полупроводниковым запоминающим устройствам на

„„SU„„1312645 A 1 биполярных транзисторах. Цель изобретения — повышение надежности и быстродействия элемента памяти. Г1оставленная цель достигается тем, что в элементы связи 6 элемента памяти введены нагрузочные резисторы 8 с соответствуюьцими связями. Наличие резисторов 8 приводит к тому, что транзисторы 7 при записи работают в режиме насыщения. При этом увеличивак тся их базовый ток, а следовательно, и ток, переключающий триггер l. При считывании транзисторы 7 работают как эмиттерные повторители. повышая тем самым достоверность информации. поступающей в разрядные шины 11. ил.

1, 3! 2()45

Формула u:ябретен(гя (. <>«(t>ни г<лн (: hit!><> I(н! t .и;) кт<)р ()))ни,(ti)t Т(: р«.()! Ht р(<«Кирр(кгир л3 )))ир<>ши

5;ta;t t ) К47 5) и р;) >н >t}t t )<) ittttt и<и

В! )! )))! l! l I р«тн(ни<и <> кимит t;t (:(:(. <и> .(i,и>ч и.tB«t) иий и <» крытий! ЗПЗ5, М<>«кн<). Ж:35 )>;((ш< к;>я tt;tf>,,t 4 5! )р и ttt<) tt ) н(tttt tttt рафи)и < K<>(ttflt. .В(рия < и«, t . > к(<>р<ш, )л )р<и ктиия, 4 (1 «)6реTC »èå Оти(>сится к полуироводI! II h()В1>1ы )ы l)ол1 иllы K) lff илl УстPoйст вы л) на

Л(H Гlf.

II;I ((рт(же иредставл«ны электричес

h, Iя с xt ы ы эл«м еllòы и ыч я Tè.

:)л«ы(ит и;>чяти сод piKHT триггер f, «К (Оящии и (кг!н>ч(()ь(х гранзисторов 2 и 3

fl;I f Р«ок 4 fl >, э, I(f>t«IIThl 6 cBH:!», ()t. T»HIll(it. » t k.fê»K Вых грыизисторов 7 и рези(: < 1 ОВ )3,)ыи f I(()lit трын (исторов > и, 3 иод,! It > It lI hi К»(f) ВО»;! 1() t (ll())l ill »»(.,), В I (> f) hl(,I ) Ihl ll<» pt,.и>к 1 tl,) h Второll;lдр««)л!и ((«р! (Грыизис Оров

tt,! K>, t IiI)l h t i t() ГВГ I С 1 В ) K)III ff )I Р(! )I)H)f)l J>I II

; » » (;! л! 1

f3 р(жff>lt ) ft »!(»II>! t <)«! ОЯ И»Я

t t !:)ыя и tlt>,J;)«ржив;(н>г«H:зы t lt ã токов, tIj)(> I(! I I<>Ill È Õ B >. 1(Ы(II ГI,lt, !.!р(снь(х lll(tll f() к и р) ыы

f3I,t i)ðê,I «I f)()h»,!«л(с JIToB цычяти осi ., !«! я II()»t>IIII(ll»t. ы потенциалов иа

I Itl I(>I!(If t: (др«сиых и!иных » (,(И (Ò<),16)(ll ВЬ16Ир;1(1 СЯ BK.I К)ЧЕНИ(Ч

«(и h»!:(Иия В pI «>1 и ам и гтеры трыизисторов

° .«М(II гми ги. Иринадлежы(цего выб1! t»»(til с(f)<>ht ыы грицы, так кык иы 6>(IK э) II I f);»I и!(горОВ ус гыиовлены сг(л(ь((Выt Оли«(и)! «)Il(if;I.(ы (и) отношении> к <к T()if (>«тыльных элементов»ымя ги

В(ЛИ()<»ltl(>f О (!О,IОЦЫ.

1>;(зош !«((От«ициылы трынзи TopoB 7 (t р« чи гт«pfihlt lit p(ходы трынслирун>тх я и;! p;I! f)H (и It Ill »III I 1! Выбраиш>го столбII;t (.t)<> п(ОИ!еli»t ъ ровней ны разрядиь)х

I I !.» l f < I > 1 1 и;1(н т и (() и ц и р > е ч с О с 1 О я н и (и ы 6() tII!I<>I О ->. I(. Л)(II 1;I II i Û Я 1 И . () р(жил!«!;<1! Iit и инфорыации Jtf J6pы 1I!hill a. lt ы(1(Г !1;(ыя 1 и у«тын((влив;)«(ся и ироTHB()(loëîæíîå состояние посредством включения дополнительного тока записи в одну из разряднык шии 11 выбранного столбца. (Iри этом один и 5 транзисторов 7, в эмиттере которого ув«личивается ток, входит в режич насыщеfl»H в результате увеличеиия падения напряжения на соответствун>щем резисторе 8, подключенном к кол 1«hт Ору этого транзистора. 11ыиряжение к<>л, l(. KTop<1 транзисторы 7 off(t «KBt>T«H fl)tiK(. низкого базового уровня в Выбран)гоы элсченте памяти на величину иапряж«ния оТиир !»»Н коллекторного Р-и-перехода транзистора 7, что привод(! Г к установке на баз(этоп> транзистора низкого уровня и зыlittðû Ii » K) CBH3B f11!Of 0 С II»M II() базе Тра Н:) и«тора 2 или 3. У:(11 и ирыеч Ого трын )ис1()ры > или 3 повыи!ыет«я кол,lt êòîð»ûé ((От ll(u!ыл, что приводи к О! Иирыи»(О друго! о рын««:)ыкрытого I ð»H <и«!Ор;1 " и I»

3«ц чент пачяти, «ОГ)ержг(щий три п ер, состоящий из тву. к.IK>÷«)tf fõ транзисторов, базы и коллекторы которых соединены це25 p(Kрсстныыи сВязям и, 1 эы итт«pl>1 II();Lh, lн)чеиы к первой адр«с»ой ши)ц, и двух нагрузок, первые Выно (f,f которых»<>;(Kлючен ы к коллекторам Jf«@f5<) f (»f ()торого клк>чевых транзисторов <чюгве(сти«нн<), à BToPhlt ВЫВОДЫ СОЕДИН«III>l (ВГO()OH ЫДРЕСHO»

30 шиной, два элечеиг;(связи. каждый из которых состоит и 5 ключевого транзистора, ЭМИТТ P hOTOPOI O ИОДК.IН)Ч(. Н h СООТВЕТСТВЛ IOцц и ра:(ряд»ой шине, базы соединена с базой соответствуняцего ключевого транзисторы триггера, отлгг (аю((4(ги(H тем. что, i целью повышения над«жи<>сти и быстрозейсгвия элем«)гга иачяти, в к Iih tf fff элем(ит связи ввел«н ны! рлзочный резистор.

II(f) ВЫ И ВЫ ВОД K<)TOf >()l О СO(., )If И(И С КОЛЛ()Ктор(>ы ключевоп> трынзи(т<>р;(.1«)I«« f;I свя40 ш, IB» (с В гор<>й;!дрес>гой (ИИИОИ.

Элемент памяти Элемент памяти 

 

Похожие патенты:

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, может быть использовано в энергонезависимых ЗУ с произвольной выборкой информации и является усовершенствованием известного устройства по авт

Изобретение относится к вычислительной технике и может найти применение в интегральных запоминающих устройств ах

Изобретение относится к вычислительной технике и может быть использовано в устройствах памяти с коррекцией ошибок

Изобретение относится к автоматике, измерительной и вычислительной технике и может быть использовано для записи и считывания информации с задержкой относительно сигнала начала работы

Изобретение относится к области вычислительной техники и может быть использовано для построения интегральных полупроводниковых запоминающих устройств

Изобретение относится к вычислительной технике и может быть использовано при построении полупроводниковых запоминающих устройств

Изобретение относится к вычислительной технике и может быть применено для разработки схем памяти

Изобретение относится к цифровой вычислительной технике и может быть использовано в оперативных запоминающих устройствах

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в электронных вычислительных машинах, устройствах вычислительной техники и автоматики, контроллерах и устройствах управления

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх