Система передачи дискретной информации
Изобретение относится к электросвязи . Цель изобретения - повышение помехоустойчивости. Система содержит на передающей стороне г-р 1 тактовых импульсов, эл-т ИЛИ 2, RS-триггеры 3 и 5, блок установки 4 адреса, мультиплексор 6, регистр 7. сдвига, блок сумматоров 8 по модулю два, дешифратор 9 нулевой комбинации, цифровой компаратор 10 и формирователь 11 импульсов , а на приемной стороне - регенератор 12 входного сигнала, г-р. 13 тактовых импульсов, мультиплексо
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН
0 А1 (19) (11) 151) а н 04 L 7/10
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ ,,а!
„ Ф (21) 4132995/24-09 (22) 08. 10. 86 (46) 30,06. 88. Бюл. У 24 (72) И.И. Родькин, В.А. Романов, А. Н. Завьялов, !0. А. Погодин и С.В.Денежкин (53) 621. 394. 6 (088. 8) (56) Авторское свидетельство СССР
В 896778, кл. Н 04 L 7/10, 1980.
Ав торское св идетель ств о СССР
М 1325719, кл. H 04 L 7/10, 1985. (54) СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНОЙ
ИНФОРМАЦИИ (57) Изобретение относится к электросвязи. Цель изобретения — повышение помехоустойчивости. Система содержит на передающей стороне г-р 1 тактовых импульсов, эл-т ИЛИ 2, RS-триггеры
3 и 5, блок установки 4 адреса, мультиплексор 6, регистр 7. сдвига, блок сумматоров 8 по модулю два, дешифратор 9 нулевой комбинации, цифровой компаратор 10 и формирователь 11 импульсов, а на приемной стороне — регенератор 12 входного сигнала, г-р .
13 тактовых импульсов, мультиплексор)П } "-т И 2« „рЕIHOI pt,t 1: . } 6 }1; 8 сд=-; "B, -.л-т И 17т счетчики 18, 25 и "> ", »ìtT J« .»II«: ои . Б.S TpHI г(-ры 1 ;} и 23 зл- т»ы %П 2G H 21 блок ?становки 2 адре BÄ, дешифратор 27 окончания передачи ие )ормации, блок сумматоров
1406806
2(} и сумматор 30 по модулю двя. Гель достигается за слет обеспечения возможностH генерирования К-последовательности с циклическими сдвигами для адресной передачи дискретной информации. i ил. йзобретение относится к электросвязи и может быть использовано в системах сеансной передачи дискре гной
HH(bOPMBuHH.
Гель изобретения — повьппение по)ехоустойчивости, На чертеже представлена структурная электрическая схема -.èñòåìû передачи дискретной информации»
Система передачи дискретной ин— формации содержит ня передающей стороне генератор 1 тактовых импульсов, } элемент ИЛИ 2, RS-триггер 3, блок 4 установки,а дреса, дополнительный RSт 1«, т т е т«T» 1»}т») h "«иттг«ет т oT. 6 т>ь Ги«с Гтт
„";»В т " } »,. T: г,«T",«тО).. T.» - тт т- т.«т: »т т а «" F»ill÷)рт1»". „, т; r)» (, )«1IT х о(»т« %. : »е А. „!,т т(д: т()в с «?(,"С»МПЯ Отат«0)>»,., Ф(>Р2(тн
»« уO
П»/Гт)-, Az тт»»1)В(Ф;луттЬ" тт: «-.Е - С-р 14
"- .Ер 1. ««} 1 "; «i H«, «-} тей 1 6 p ð..-, ? „С т Вт) Сдян"га, з«;е;.".e.«: 11 .7,, первьп::::; .стчик 1б > (,()»(т,» «-,ь . В iiüрн«П»«RS* .;.1)т„-;; лр, 9 ПЕр
:»«1)л 2 : },тт тт»"(> })OTI 2 !:>.:««! -...- .„(j « !!Ë б «к че yT»: 1: 2-т и .:.)1ттт; ..»св» бло:, 26 .:„С.К)Ч»«й,;-;(- -,.:„,(H)BIOO« >,) -,
)-,олт>ти гельн,:- -..— е тт)ик } 1}:.-"}.(пул},с()н .
":В;=, -.: 1, «}>( т
»1К В Я 1" « Н ОМ )«тЫХО Д.-. С i "ëF(«BT«)» j.";!» Н Я *
«,Р;т Эта ::, В.СМОТРЯ НЯ НЯЛНЧИЕ СH;.—: лов о г ге(.ератора j;!B тat.тоном в...). де р() и«т)я / з япиг-т»:.; (; в н:i oт,т» лов в нем не происходят. Все разряды регистра 7 находятся в нулевом состоянии, что обеспечивает сигнал уровня "1 на вь:ходе дешифратора 9 и, следовательно, включение по входу управления режимом записи регистра 7 в режим параллельной записи информации. Сигналами дополните.пьного RSтриггера 5 переключения режимов передачи вкгпсчяются каналы Х„- Х„ мультиплексора 6, что обеспечивает подкяноч-="Hие к входу канала 32 связи младшего разряда первых информационных входов мульгиплек(.ора 6 и к входу
:>осле цова } ельной з 11ННН регистра 7 .:oo ";«B ãñòHóêFItF ã0 выхода блока 8 сумматоров и Ho;ачу ня входы параллельно..т за-i""-".ñи регистра;* и первые информационные входь цифрового KoMIIBряторя } г. сигналов с выходов блока
4 устанопк"-1 адреса. г)три этом сигнал., появившийся TB выходе цифрового комHapaторЯ 1.}, ooo"»çетствуег последнему элементу }""(-последовательности, формируе»«то .-.- по т актовым ьт }улы ям от raaepят >ра 1 рет-истрои, H бло=
:,<ом 8 сумматоров. . }ри поступт(вник o-H» наля уровня
HB Ь" Вход RS- т ри) ° е)ра 3 IIQGTIe;,НИИ .:1Еp.. Х(> BH «В др»««Г! .Е т "...тОЯНИЕ ...
pE - "("p 1 ipOH9B ;тт т т. -.«ПИ Ь тт
P-: З"У«1вта "} . Ст(1 }-;.B it . )В}-""! 1 (-, Я т)Ь(. .й =. ДЕ «" »тф„.>Я7Op:- . i ». С -",.ЗЯЕТ И ., !i B«, ". 1 (»BHP. Э«ТОТ»C РЕ Г;: 1« / -., т,«»i= O «I(«
П»>C: K)=:««С>пт«ДО>татЕГЬНОЙ 3-тт11>(И . ДВ =т:.;:..::;.)ф() Р}(ЯЦ1П«» 11Стт. 1), и :тн;ЕМ
Ь(. ;: тт««»т„»,т-.»тp (Отт яЕ» 1«С- р
Л»тМ «}»О«Ч>,B фО р «>1("}, }Г )" =тп«. })Е. -т ««тт . Яепсья,",- !!„.(1ooòH « .:.-i орь;е по ту:.;:. Ч}1)ЬНО Гг СОСтО ЯН«(я pF ГИСтра 7 дВИПУ гЕМ ЗЯПИ -,-; а;";ГO:>ЯЗРЯ; » СИГНЯв»!xo;;B бло):.:- . ус тяновки адре-14068(!б (. l;l((Т(! ;(Е1 (. Я (((."((.".((Ж)(((СТ! (. (((. t! HPO
t(ttttttst 11-г(ос.teJtnttttт«:,(ьностг! с цггкли(е(.кими сдвигами, что обеспечивает адресную передачу дискретной информации. ((грмир(эва((ие и передача элементог! Г1 ((<>с(((д(!Яат(.((! !(Г>стll,ц(гятся до момента совпадения сггггга((ов на вторых и первых информационных входах цифрового компаратора 10 на последнем элементе M-последовательности.
Формирователь 11 обеспечивает выделение спада импульса, поступающего íà его вход от цифрового компаратора 10 после формирования и передачи всех элементов Г1-последовательнос ти, Под действием сигнала с выхода формирователя 11 RS-триггер 5 включает каналы Y и отключает каналы Х мультиплексора 6, что обеспечивает режим передачи информации, а регистр
7 обнуляется, что обеспечивает установку режима параллельной записи.
Сигнал формирователя 11 по длительности значительно меньше тактового интервала генератора 1, поэтому следующий импульс от генератора 1 производит запись в разряды регистра 7 сигналов, поступающих через каналы Y мультиплексора 6.
После записи сигналов в регистр 7 он переходит в режим формирования
M-последовательности с начальных условий, определяемых значениями сигналов передаваемой информации. За счет включения каналов г мультиплексора
6 происходит подключение к входу последовательной записи регистра 7, входу канала 32 связи и дополнительному первому информационному входу (который является входом младшего разряда для первых информационных входов) цифрового компаратора 10 соответствующего выхода блока 8 .сумматоров. Благодаря этому передача информации производится за счет циклических сдвигов второй, отличной от первой М-последовательности (что обеспечивает дополнительное повышение помехоустойчивости). Передача второй M-последовательности длится также до тех пор, пока на первых и вторых информационных входах цифрового компаратора 10 не установится равенство сигналов, которое произойдет как и в описанном случае передачи первой M-последовательности, только на !(оследнем элементе t1-г(оследовате (ьн(!сти. 11осле передачи второй tl-èîñëåäîâàò(Jtüíîñòè форм((рователь 11 формирует сигнал и ((и к(>торому tta информационном входе системы передачи дискретной информации устанавливается новое значение сигналов передаваемой информации, по которым устанавливается новое значение начального состояния регистра
7, что обеспечивает передачу И-последовательности второго нида с новым циклическим сдвигом. При отсутствии передаваемой информации по сигналу (Запрос информации на передачу ) формирователя 11 на третьих информационных входах мультиплексора б устанавливается комбинация окончания передачи информации, после передачи которой на вход Конец передачи информации" системы передачи дискретной информации поступает кратковременный сигнал, который устаналивает КБ-триггер 3 в исходное состояние. Установка
RS — триггера 3 в исходное состояние приводит к появлению на его инверсном выходе сигнала уровня "1", который устанавливает исходное состояние на передающей стороне и прекращает передачу.
При возобновлении передачи процессы протекают в описанном порядке.
Прием информации в системе передачи дискретной информации ггроисходит следующим образом. В исходном состоянии на приемной стороне первый 19 и второй 23 RS-триггеры на своих инверсных выходах имеют сигнал уровня "1", Этот сигнал с инверсного выхода первого RS — триггера 10 устанавливает и удерживает в нулевом состоянии по
R-входам первый счетчик 18 и второй регистр 16. Сигнал с инверсного выхода второго RS — триггера 23 устанавливает и удерживает в нулевом состоянии второй счетчик 25 и включает канат!!! Х второго мультиплексора 24, через которые осуществляется соответственно подключение информационных входов параллельной записи третьего регистра 28 к соответствующим выходам блока 22 установки адреса, подключение входа последовательной записи третьего регистра 28 и второго входа сумматора 30 к первому выходу блока
29 сумматоров, а также подключение первого входа сумматора 30 к выходу последнего разряда первого рег истра 15.
Поступающие с канала 32 связи переданные сигналы поступают на легене1,(Ii«80(1
)1 1Р K(TOPbli!PP I С )ИР)1(у
ИСПО Ib З1 и I ЯКТОВЫЕ и (ПС11ЬCbi 1 ЕНС P 1— то за 1 3 с частОтой слепое(анил Выше чя готы следования импульсов геIicpaтара передающей стороны 1нз крайней мере в число элементов„ составляющих одну М-последовательность. pa".. Pe—
ГЕНЕРИРОВЯННЫЕ СИГНЯЛЫ Г!ОСТУПЯ(Т C информационного выхода регенератора
12 на вход канала Y первого мультиплексора 14.
Значения каждого элемента (бита, принимаемой последоватoльности записываются в первый регистр 15, что
Осуществляется за счет включения ка-нала Y г!ервого мультиплексора 14 по сигналу с тактового выхода регенераторя 12, подаваемому на управляющий вход первогo мультиплексора 14. Длительность зтого подкгпочения составляет один период си(нала генератора 13, В течение остапьнв(х тактов, приходящихся на бит принимаемой последовательности вход после—
У 25 довятельной записи первого регистра
15 подключается через канал Y перво— го мультиплексора 14 к собстенному выходу последнего разряда. Число разрядов регистра 28 рявнс1 числу злеменЗО тов М-после TOBaTeльнос сн. ме! . =.: N- r:Ocëå,!Tcaaтельн-. -.Ти в И=рвом
T ". .. . тпе 5 Окязыв;.Ются aai:Пса(ным - : = c зна- ин битов принятой 1",—:-оследовяте:.в((с.ст 1, На каждом бите ((ринимаемой М-последовательно . т и п(«о 10— водится запись в рaçряды T-paтьегс
Оегистря 28 сигналов начальных усла" д»в Яем..(х CJIOKOKI -2 у тано в(си адреса, Для обеспе-.(ени . (Ерием,. Biliформгции нес ..хс.„-.има и ",=.Птичность нд -.;Яльнь(х у : ((ов и ;, з ад»в аамых блок Ями
4 и 22 ycTaaoBKTr адреса. Запись нячалье(ых усе10(зий в третий pa:. Iic . p 28
;.беспе !ив аетсil подачей гигiia;(ов с
Выхо Нов О.:!0K a 22 у т2новки адэе" ся неге 3 c00тВеTcTBу1ощ1 е кянялъ(Х B (ро " го мультиплексора 23 на. Входы рдср11- дов третьего ре bic Tðà 28, устÄ!1(..1!-лигяемого ча дл(ггельчос .: ь такта гоге;.paT0pя .. В ре зим (ЕЗр». 1лc$1(>il0è 3 »пи=
CH ПУТЕМ ПОЕД1(И СИ Н»Л 2 С ВЫХО СЯ
po . енерятОря 12:д Вход управстс:ние реж змом з .пис, - регистра 28. laêèì образом. На каждом бите М-последс⻠— 5 те;.ьности Обеспечивается î, сповреме:1ВаВ запись B первый регистр 15 зп,." .ения бита прин "маемой .Ioc.ãcäîâaò ль— с ги ! p(i и(1 р (стр 28 кс мби(,1ции i!a÷(1(п.н(i>; (,»,(рес(п(х) ócлоний и с;б((уленпе ((сзпопн(гге:(ьногo счетчика 1, Г!Од дей ст(3 ис м Остальных тдк тОВых импульсов ге пер»торя 1 3,;10 c I ó(iaiî(((èõ зд длительнос ть бита,. в первом регистре 15 произ(зодится сдвиг с пере3 апис ью информ»1(ии. I!pi-; этом с Выхода последнего рядoi(gla первого регистра 1 5 значения записанных битов М-последовательности поступают (ерез соответствующий канал Х второго мультиплексора 24 на сумматор 30. Под действием тех же импульсов третий регистр 28 обеспечивает формирование элементов эталонной M-последовательности, идентичной переданной.
Биты эталонной М-последовательности поступают на . у:-матор 30 для сравнения с битами принимаемой и записанной в первый регистр 15 М вЂ” после— довательности. При совпадении значений сравниваемых приним емой и эта-лонной Yl BoñëåäoBaòåëüíoñòåË . -.;. сдвиге элемеTIтов принятой М-последовательности число, записанное в дополнительном счетчике 31, получается равным числу совпадений элемеьгов принятой и эталонной уГ-последовательностей. Если приняты нсе биты переданной
М--ПОСЛЕПОВатЕЛЬ;-102 И И ИМЕЕТ МЕСТО их (опу тимое и.-., яжение, То на. Вос «едн .м такте l! посз-.-.,äîBàòåльности г.ри г. «оводе": ги сравнения « o!iaèòåëüíb!é счетчик 31 Ф(рмирует сигнал, который поступает на S-вход второго HS-тр-(г— гера 23 и осуществляет его переключение. Выходные сигналы второго RSтриггера 2 3 разрешают работу В торо го счетчика 25 и BKлючают cooтветствующие каналы Y второго мультиплексора
24, через которые Входы разрядов треТЬЕ Гг рЕ ГИС Тря 2 ("-. (Еод((ЛЮЧяЮТСЯ K 0
Отвc "cTBующим вы Одам .язрядОВ (: GBQ го счетчика 18, информационныи вход
rTc ci:гдов»тельной записи третьег рЕгистра 28 и второй ВЕ:Од суммзтсра 30 подк. ю--аю ; ся i! Второму Выходу блока
2: сумматоро-;,:!ервый Вход су:(и»тора
30 подк;(ю:: = e т ся к выходу по след; —; его рязв((-,;1 н г:1з 0 регистра 16
: .Ia l;(:1 Выходе B Topo го с че ""÷HKa
;.Оя(зп.:.В«гся чсрс:з перис д ".-;;осле0Вательностп. 3To r ci r.iiaл, Оавный ,". Ни" с(сп>но (гi и T»K Tg Рl. CTгя тс l ° я 1 3
-ОOT I!;:Нт н» 8 — ":boa i:-рвого R,", -триггера 19 1 Вх."., . Нpaaëcния режимом з -,пис{ В, (iðî,, pf (, т1» 1 (1,игня libl
8СИ
I 1- 06 с выхода первого RS-триггера 19 разрешают раб,эту первого сче (кка 18, второго ре: истра 16 и прохождение сигналов через элемент И 17. Во второй регистр 16 осуществляется з".ïèoü
5 информации, накопленной в первом регистре 15 за интервал работы второго счетчика 25. Первый счетчик 18 при работе осуществляет счет сигналов с тактового выхода регенератора 12, которые устанавливают третий регистр
28 в режим параллельной записи.
Запись сигналов с выхода разрядов первого счетчика 18 производится за
15 один такт от генератора 13, а затем осуществляется формирование элементов второй М-последовательности с записанных сигналов начальных условий.
Формирование второй М-последователь20 ности, идентичной передаваемой, обеспечивается соответствующим выходным сигналом блока 29 сумматоров, идентичного. блоку 8 сумматоров передающей стороны. Поскь.льку на каждом такте сигналы на выходах разрядов первого счетчика 18 изменяются, то изменяются и начальные условия, с которых формируется М-последовательность, от такта к такту (от бита к биту), Фор30 мирование элементов M-последоватегьности: опровождается сравнением в сумматоре 30 их з".а .ений со значениями элементов принятой и записанной
Во второй регистр 16 N-последователь— ности. При совпадении установленного числа элементов последовательностей дополнительный счетчик 31 успевает за битовый интервал переполниться от так;овых импульсов генератора 13,.Этот сигнал свидетельствует о том, -то принятая и записанная во второй регистр 16 М вЂ последователь-ть на лев редающей стороне формировалась с идентичных начальных условий установленным первым c÷åò÷èêoì 18 для данной проверки. Сигнал с выхода гополни-.ельно;о счет ика 31 поступает через элемент И 17 на выход "Разрешение получения информации системы передачи дискретной информации, на первой 50 вход второго элемента ИЛИ 21 и на управляющий вход блока 26 ключей.
Сигналы с выходов разрядов перво— го счетчика 18 через соответствующие каналы X второго мультиплексора 24 55 и блок 26 ключей поступает на информационные выходы системы передачи дискретной информации. С выхода второго элемента ИЛИ 21 сигнал поступает на R-вход первого RS-триггера 10 и устанавливает его в исходное состояние. устанавливая и удерживая в исходном состоянии первый счетчик 18
li второй региcòp 16. После окончания периода очередной М-последовательности появляется сигнал на выходе второго счетчика 25 и описанные процессы проверок повторяются. Если при приеме имели место ошибки в элементах Мпоследовательности выше установленной нормы, то первый счетчик 18 за период
М-последовательности не обнуляется и переполняется. Сигнал переполнения через первый 20 и второй 11 элементы
ИЛИ устанавливает первый 19 и второй
23 RS-триггеры в исходное состояние, что вызывает установку всей приемной стороны в исходное состояние. Окончание приема информации при наличии приема всех 11-последовательностей производится путем дешифрации комбинации окончания передачи информации дешифратором 27 и установки его сигналом первого 19 и второго 23 RSтриггеров в исходное состояние через первый элемент ИЛИ 20.
Формула изобретени я
Система передачи дискретной информации, содержащая на передающей стороне последовательно соединенные регистр сцвига и цифровой компаратор, а также генератор тактовых импульсов, RS-триггер и элемент ИЛИ, на приемной стороне — последовательно соеди— ненные генератор тактовых импульсов, регенератор входного -сигнала, первый счетчик импульсов и первый элемент
ИЛИ, второй счетчик импульсов, тактовый вход которого подключен к тактовому выходу регенератора входного сигнала, последовательно соединенные элемент И, блок ключей и дешифратор комбинации окончания передачи информации, выход которого подсоединен к второму входу первого элемента ИЛИ, а также первый RS-триггер, инверсный выход которого подсоединен к установочному входу первого счетчика импульсов, второй RS-триггер и второй элемент ИЛИ, причем выход элемента
И и выходы блока ключей являются соответственно выходом нРазрешение на получение информации и информационными выходами системы, о т л и ч аю щ а я с я тем, что, с !(< .(!1,(<(! и<3!3ия помехоу стойчино<.ти, на пер»вЂ” ,(!ак<щ»й < .тороне введены после,цовательно соединенные блок сумматоров по
5 модулю два и мультиплек<ор, а также блок установки адреса, выходы которого подсоединены к вторым информационным входам мультиплексора, дешифратора нулевой комбинации, входы и выход которого подключены соответственно к соответствующим выходам регистра сдвига и входу управления режимом записи регистра сдвига, дополнительный RS-триггер, прямой и инверсный выходы которого подсоединены к соответствующим управляющим входам ( мультиплексора, формирователь импульсов, вход и выход которого подключены соответственно к выходу цифрово- Зр го компаратора и объединенным S-входу дополнительного RS — триггера и первому входу элемента ИЛИ, при этом второй вход элемента ИЛИ объединен с R-входол! дополнительного RS-тригге- 25 ! ра и подключен к инверсному выходу
RS-триггера, выходы элемента ИЛИ и генератора тактовых импульсов подсоединены соответственно к установочному и тактовому входам регистра сдвига, информационный вход последовательной записи которого объединен с дополнительным первым информационным нходол! цифрового компаратора и подключен к первому выходу мультиплексора, вторые выходы которого подсоединены к соответствующим информационным входам параллельной записи регистра сдвига и вторым информационным входам цифрового компаратора, вы- 4 ходы регистра сдвига подсоединены к соответствующим входам блока сумматоров по модулю два, причем S-вход дополнительно"o RS-триггера, S-вход и R-вход RS-триггера третьи информаЭ
45 ционные входы и первый выход мультиплексора являются соответственно входом (Запрос информации на передачу, входом Начало передачи, входом (<Конец передачи информации", информационным входом и канальным выходом системы, на приемной стороне введены последовательно соединенные первый мультиплексор, первый и;зторой регистры сдвига, тактовые входы которых подключены к выходу генератора - -> тактовых импульсов, последовательно соединенные второй мультиплексор, третий регистр сдвига и блок сумма 1 (!)(>Il I!i (м((дУ чю !!на I I< !) ный !! ((ò(» Р(3,1 !
3 ЫХ ОДЬ! КОТC. PО О !1((!С()»1!1!1I Е(IЫ К (<3О Т !
3етст((ук<113ил! первым информационным входам второго мультиплексора, последовательно соединенные сумматор по модулю два и дополнительный счетчик импульс<>в, тактовый вход и выход которого подключены соответственно к выходу генератора тактовых имПульсов и объединенным S-входу второго RSтриггера и первому входу элемента И, при этом вход управления режимом записи второго регистра сдвига объединен с S-входом первого RS-триггера и подключен к выходу второго счетчика импульсов, установочный вход которого объединен с первым управляющим входом второго мультиплексора и подключен к инверсному выходу второго
RS-триггера, прямой выход которого подсоединен к второму управляющему входу второго мультиплексора, установочный вход второго регистра сдвига подключен к инверсному выходу первого RS — триггера, К-вход и прямой выход которого подключены соответственно к выходу второго элемента ИЛИ и второму входу элемента И, выход второго регистра сдвига и дополнительный выход первого регистра сдвига подсоединены соответственно к информационному в>:оду последовательной записи второго регистра сдвига и первому информационному входу первого мультиплексора, второй информационный и управляющие входы которого пцдключены соответственно к информационному и тактовому выходам регенератора входного сигнала, дополнительный выход первого регистра сдвига и выход второго регистра сдвига подсоединень(к соответствующим вторым информационным входам второго мультиплексора, третьи и четвертые информационные входы которого подключены соответственно к соответствующим выходам блока установки адреса и соответствующим вь(ходам разрядов перзого счетчика импульсов, выходы блока ключей подключень! к соответствующим выходам второго мультиплексора, первый и второй дополнительные выходы которого подсоединены соо;.ветственно к первому входу сумматора по модулю два и объединенным информационному входу последовательной записи третьего регистра сдвига и второму входу сумматора по модулю два, выход элемента
1 06806
Составитель В.Орлов
Техред М.Дидык Корректор А.Тяско
Редактор А.Огар
Заказ 3209/55
Тираж 660 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Б-35, Раушская наб., д. 4/5
Производственчо-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4
И подсоединен к первому входу второго элемента ИЛИ, второй вход которого объедин -н с R-входом второго RSтриггера и подключен к выходу первого элемента ИЛИ, тактовый выход регенератора входного сигнала подсоединен к входу управления режимом записи третьего регистра сдвига и установочному входу дополнительного счетчика импульсов, тактовый вход
5 которого подключен к выходу генератора тактовых импульсов.