Аналого-цифровой инкрементный дифференциатор

 

Изобретение относится к области автоматики и вычислительной техники. Аналого-цифровой инкрементный диффе- 4зенциатор содержит следящий аналогоцифровой преобразователь, регистр сдвига, элемент НЕ, первый и второй коммутаторы, дешифратор, управляемый формирователь образного кода, элемент ИЛИ, накапливающий сумматор и тактовый генератор. Расширение частотного диапазона,обрабатываемых сигналов достигается на основе использования следящего алгоритма вычисления производной входного сигнала, представляемого приращениями, кодированными по показательному закону. В про- , цессе работы дифференциатора в накапливающим сумматоре код производной формируется --как алгебраическая сумма приращений входного сигнала за определенный интервал времени, вычисляемая на основе соответствующей рекуррентной процедуры. 1 з.п. ф-лы, 2 ил. (С (Л оо 4 ОО .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 43410 А1 (51) 4 С 06 Р 7/64 7/18

KEcAN3ff у .,13

ЬКЫИ()ТР1(ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3861936/24-24 (22) 22.02.85 (46) 07. 10.87. Бюл. У 37 (7 1) Институт кибернетики им. В.M. Глушкова (72) В.П.Боюн, Л.Г.Козлов и Б.Н.Попов (53) 681.325(088.8) (56) Авторское свидетельство СССР по заявке Р 3769358/24, кл. G 06:F 7/64, G 06 6 7/18, 1984.

Авторское свидетельство СССР по заявке Р 3773077/24; кл. G 06 F 7/64, G 06 G 7/18, 1984.

Авторское свидетельство СССР по заявке Р 3741036/24, кл. G 06 F 7/64,,G 06 С 7/18, 1984. (54) АНАЛОГО-ЦИФРОВОЙ ИНКРЕМЕНТНЫЙ

ДИФФЕРЕНЦИАТОР (57) Изобретение относится к области автоматики и вычислительной техники.

Аналого-цифровой инкрементный диффе.ренциатор содержит следящий аналогоцифровой преобразователь, регистр сдвига, элемент НЕ, первый и второй коммутаторы, дешифратор, управляемый формирователь образного кода, элемент ИЛИ, накапливающий сумматор и тактовый генератор. Расширение частотного диапазона обрабатываемых сигналов достигается на основе использования следящего алгоритма вычисления производной входного сигнала, представляемого приращениями, кодированными по показательному закону. В про-, цессе работы дифференциатора в накапливающим сумматоре код производной формируется "как алгебраическая сумма приращений входного сигнала sa определенный интервал времени, вычисляемая на основе соответствующей рекуррентной процедуры. 1 з.п. ф-лы, 2 ил.

1343410

Изобретение относится к автоматике и вычислительной технике, предназначено для получения цифрового значения производной входного аналогово5

ro сигнала в следящем режиме и может быть использовано, в частности, при построении цифровых измерительных, управляющих устройств, работающих в реальном масштабе времени.

Цель изобретения — расширение частотного диапазона обрабатываемых сиг---налов.

На фиг.1 изображена блок-схема аналого-цифрового инкрементного дифференциатора на фиг.2 — схема следящего аналого-цифрового преобразователя (АЦП) .

Дифференциатор содержит следящий

АЦП 1, регистр 2 сдвига, элемент НЕ 20

3, первый коммутатор 4 (коммутатор знака), второй коммутатор 5 (коммутатор приращений), дешифратор 6, элемент ИЛИ 7, управляемый формирователь 8 обратного кода, накапливающий сумматор 9, тактовый генератор 10, аналоговый вход 11, вход 12 начальной установки и блок 13 регистров сдвига.

АЦП 1 содержит вычитающий узел 14, нуль-орган 15, блок 16 пороговых эле- 30 ментов, приоритетный блок 17, накапливающий сумматор 18, цифроаналоговый преобразователь (ЦАП) 19, шифратор

20, установочный вход 21, тактирующий вход 22, выход 23 знака приращения, выходы 24 разрядов двоичного кода приращения.

В дифференциаторе реализован следящий алгоритм вычисления производной входного сигнала, представляемого 40 приращениями, кодированными . по показательному закону, что обеспечивает расширение частотного диапазона обрабатываемых сигналов °

Цифровое значение производной в 45 следящем режиме определяется как ал-. гебраическая сумма приращений входного сигнала за определенный интервал времени NT

50 пХ

=;Е (n-к) т где у. - приращение на i-м такте ра"

1 боты устройства, и N, N++1 N++2

М = const — разрядность регистров в группе регистров сдвига;

Т вЂ” период тактовых импульсов.

Для момента времени (n + 1) ° Т можно записать n+ 4n-и

Таким образом получена рекуррентная процедура. Результат представлен в дополнительном коде, поэтому „+, = („„), если sign(j ) = 0 — nohis доп ложительное приращение; „ „ =iVn+,J (q „,„) P + 2, если sign(q „, )

1 — отрицательное приращение, п-н (Mh í ),ecsIH sign(V„ ) (V )д (y ) абР + 2-1 если sign(g< ) = О, где (...)Пр, ()обр () n ветственно в прямом, обратном и дополнительном кодах:, r — разрядность накапливающего сумматора.

Дифференциатор работает следующим образом.

Сигналом на входе 12 производится установка в О" накапливающего сумматора 18 следящего АЦП 1, регистра 2 сдвига, блока 13 регистров сдвига и накапливающего сумматора 9. Входной аналоговый сигнал преобразуется следящим АЦП 1 в последовательность шифрованных (с целью минимизации оборудования) приращений.

Преобразование в следящем AIJII 1 (фиг.2) происходит следующим образом.

Вычитающий узел t4 вырабатывает сигнал, равный разности входного аналогового сигнала и сигнала от ЦАП .19.

Сигнал разности с выхода узла 14 поступает на вход нуль-органа 15, где определяется его знак, а также на входы всех пороговых элементов блока 16, которые настроены на пороги срабатывания например по показаУ У

)\ 1 тельному закону: 1, 2, 4, 8, ... 2 условных единиц, где r — разрядность

АЦП 1.

Приоритетный блок 17 определяет старший сработавший разряд и передает на свой выход удвоенное значение.

Таким образом, на выходе приоритетного блока 17 — приращение в .позиционном коде: один разряд "1", остальные "0 . Приращение с выхода приори-. тетного блока 17 поступает на входы накапливающего сумматора 18 и на шифратор 20, который шифрует номер "единичного" разряда приращения по двоичному закону. Эта величина передается на выходы 24 следящего АЦП 1. Сиг1343410 нал знака с выхода нуль-органа 15 поступает на выход 23 знака приращений следящего АЦП 1, а также поступает на вход управления знаком суммирования накапливающего сумматора 18, 5 настраивая его на режим сложения или вычитания очередного приращения. Цифровое значение с выхода накапливающего сумматора 18 поступает на входы 10

ЦАП 19, который преобразует его в аналоговый сигнал обратной связи.

Последовательность шифрованных приращений с выходов 24 следящего

АЦП 1 поступает на вторую группу вхо- 15 дов коммутатора 5 (фиг.1), на первую группу входов которого поступают задержанные на N тактов с помощью блока регистров сдвига приращения. Блок регистров сдвига состоит из m регист- 20 ров сдвига, разрядность каждого из которых равна N, с объединенными цепями тактирования и установки (m— количество разрядов выходов 24 следящего АЦП 1) . 25

Сигнал знака приращения поступает на первый вход коммутатора 5 непосредственно с выхода 23 знака приращения следящего АЦП 1, а на второй вход коммутатора 5 — после задержки д0 на N тактов с помощью регистра 2 сдвига и после инверсии с помощью элемента НЕ 3.

Серия тактовых импульсов с выхода тактового генератора 10 поступает на

35 тактирующие входы следящего АЦП 1, регистра 2 сдвига, блока 13 регистров сдвига и через первый вход элемента

ИЛИ 7 на тактирующий вход накапливающего сумматора 9, а также на первые 4, управляющие входы .коммутаторов 4 и

5. Сигналы на первых управляющих вхо дах коммутаторов разрешают прохождение приращений с второй группы входов на выход коммутатора 5 и разрешают прохождение сигнала знака приращений с первого входа на выход коммутатора 4.

Серия задержанных тактовых импуль- 50 сов тактового генератора 10 поступает через второй вход элемента ИЛИ 7 на тактирующий вход накапливающего сумматора 9, а также на вторые управляющие входы коммутаторов 4 и 5, разрешая прохождение задержанных приращений через первую группу входов на выход коммутатора 5 и прохождение инвертированногo сигнала знака задержанных приращений через второй вход на выход коммутатора 4.

С выхода коммутатора 5 приращения после дешифрации дешифратором 6 поступают в прямом коде на вход формирователя 8. Если на выходе коммутатора

4 присутствует сигнал "1" (отрицательное приращение), формирователь 8 . преобразует прямой код приращения в обратный код и во время суммирования в накапливающем сумматоре 9 сигнал с выхода коммутатора 4 поступает на вход переноса первого разряда накапливающего сумматора 9. Таким образом, к содержимому накапливающего сумматора 9 добавляется отрицательное приращение, преобразованное в дополнительный код.

Если на выходе коммутатора 4 сигнал "0 (положительное приращение), приращение с выхода дешифратора 6 передается в накапливающий сумматор 9 без изменений . Таким образом, на каждом такте серии тактовых импульсов приращение с выхода следящего АЦП 1 добавляется к содержимому накапливающего сумматора 9 без изменения знака приращения, а на каждом такте задержанной серии тактовых импульсов задержанное на N тактов приращение добавляется к содержимому накапливающего сумматора 9 с обратным знаком.

В течение первых N тактов работы на выходах блока 13 регистров сдвиганулевые значения и в накапливающем сумматоре 9 происходит алгебраическое суммирование приращений, поступающих с выходов следящего АЦП 1 без задержки. После (N+1) такта работы, т.е. после выхода на режим слежения, со-. держимое накапливающего сумматора 9 на каждом такте задержанной серии тактовых импульсов определяется как цифровое значение производной входного аналогового сигнала.

Результат преобразования (содержимое накапливающего сумматора 9) представлен в дополнительном коде, старший разряд — знаковый.

P ас смотре нный диффер е нциа тор позволяет расширить частотный диапазон (поднять его. верхнюю границу) обрабатываемых сигналов примерно в 2 раз

l> (р — количество пороговых элементов в .следящем АЦП 1) .

1343410

Формула изобретения

1. Аналого-цифровой инкрементный дифференциатор, содержащий следящий

5 аналого-цифровой преобразователь, подключенный информационным входом к аналоговому входу дифференциатора, установочным входом — к входу начальной установки дифференциатора и уста- 10 новочному входу регистра сцвига, тактирующим входом — к первому выходу тактового генератора и тактирующему входу регистра сдвига, а выходом знака приращения — к информационному входу регистра сдвига и первому информационному входу первого коммутатора, соединенного вторым информационным входом через элемент НЕ с выходом регистра сдвига, а управляющими входами — с первым и вторым выходами тактового генератора, о т л и ч а юшийся тем, что, с целью расширения частотного диапазона обрабатываемых сигналов, в него дополнительно введены второй коммутатор, дешифратор, элемент ИЛИ, управляемый формирователь обратного хода, накапливающий сумматор и блок регистров сдвига, подключенных информационными входами к выходам соответствующих разрядов двоичного кода приращения следящего аналого-цифрового преобразователя, установочными входами — к входу начальной установки дифференциатора, 35 тактирующими входами — к первому выходу тактового генератора, а выходами — к первой группе информационных входов второго коммутатора, соединенного второй группой информационных входов с выходами разрядов двоичного кода приращения следящего аналогоцифрового преобразователя, управляющими входами — с первым и вторым выходами тактового генератора, а выхо- 45 дами — с входами дешифратора, выходы которого подключены к информационным входам управляемого формирователя обратного кода, соединенного управляющим входом с выходом первого коммутатора и входом переноса первого разряда накапливающего сумматора, а выходами — с информационными входами накапливающего сумматора, подключенного установочным входом к входу начальной установки дифференциатора, а тактирующим входом — к выходу элемента

ИЛИ, соединенного входами с первым и вторым выходами тактового генератора.

2. Дифференциатор по и. t, о т л ич а ю шийся тем, что следящий аналого-цифровой преобразователь содержит блок пороговых элементов, подключенный входами к выходу вычитающего узла, а выходами — к информационным входам приоритетного блока, соединенного тактирующим входом с тактирующим входом следящего аналого-цифрового преобразователя и тактирующими входами накапливающего сумматора и шифратора, а выходами — с информационными входами накапливающего сумматора и входами шифратора, выходы которого являются выходами разрядов двоичного кода приращения следящего аналого-цифрового преобразователя, причем выходы накапливающего сумматора подключены к входам цифроаналогового преобразователя, соединенного выходом с первым входом вычитающего узла, второй вход которого является информационным входом следящего аналого-цифрового преобразователя, а выход подключен к входу нуль-органа, соединенного выходом с выходом знака приращения следящего аналого-цифрового преобразователя и с входом управления знаком суммирования накапливающего сумматора, установочный вход которого является установочным входом следящего аналого-цифрового преобразователя.

1343410

Составитель С.Казинов

Техред Л.Сердюкова Корректор M. Максимишинец

Редактор П.Гереши

Заказ 4824/49

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113 035, Москва, Ж-35, Раушская наб., д. 4/5

23