Одноразрядный сумматор на моп-транзисторах

 

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретения - упрощение устройства. Одноразрядный сумматор содержит элементы РАВНОЗНАЧНОСТЬ 1, 2, нагрузочные МОП-транзисторы 3, 4, функциональные МОП-транзисторы п-типа 5-12, входы 13, 14, 15 разрядов соответственно первого, второго операндов и переноса, выходы 16, 17 соответственно переноса и суммы.1 ия. (Л СлЭ ел 4 сд

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.Я0„„1 3579 (5i)4 С 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4049180/24-24 (22) 07.04.86 (46) 07.12.87, Бюл. У 45 (71) Ленинградский электротехнический институт им.В.И.Ульянова (Ленина) (72) В.И.Варшавский, В.Б.Мараховский, В.И.Тимохин и Б.С.Цирлин (53) 681.325.5(088.8) (56) Заявка Франции Ф 2528596, кл. G 06 F 7/50, опублик. 1983.

Авторское свидетельство СССР

В 1325465, кл. G 06 F 7/50, 1986. (54) ОДНОРАЗРЯДНЫЙ СУММАТОР НА МОПТРАНЗИСТОРАХ (57) Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретения — упрощение устройства.

Одноразрядный сумматор содержит элементы РАВНОЗНАЧНОСТЬ 1, 2, нагрузочные МОП-транзисторы 3, 4, функциональные MOII-транзисторы и-типа

5-12, входы 13, 14, 15 разрядов соответственно первого, второго операндов и переноса, выходы 16, 17 соответственно переноса и суммы.1 ил. I3

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ.

Цель изобретения — упрощение сумматора.

На чертеже представлена функциональная схема одноразрядного сумматора на MOII-транзисторах.

Одноразрядный сумматор содержит два элемента РАВНОЗНАЧНОСТЬ 1 и 2, нагрузочные MOII-транзисторы 3 и 4, функциональные МОП-транзисторы и-типа 5 — 12, входы 13 — 15 разрядов соответственно первого, второго операндов и переноса, выходы 1б и 17 соответственно переноса и суммы.

Одноразрядный сумматор работает следующим образом.

На затворе транзистора 5 единичное значение появляется только, когда на обоих входах слагаемых имеются либо нулевые, либо единичные значения (Х, = Y = О или Х; = Y;

1). При этом транзистор 5 открыт и единичное значение на выходе суммы ($ = 1) возможно только, если на входе переноса также имеется единичное значение (С,= 1). Если же на затворе транзистора 5 имеется нулевое значение и он закрыт, что возможно при нулевом значении на одном из входов слагаемых и единичном значении на другом (Х, = О, Y = 1 или

Х, = 1, Y„ = О), то единичное значение на выходе суммы (S = 1) возмож1 но, если закрыт и транзистор б, т.е. при нулевом значении на входе переноса (С. = О). Таким образом на вы1-1

У ходе суммы реализуется логическая функция

S; =; О+Х; ®Y;.

57945

40 но только при единичном значении на входе переноса (С,= 1), то закрыт и транзистор 9, а на выходе переноса — единичное значение (С, = 1), Если же на выходе суммы имеется единичное значение (S; = 1), что возможно только при нулевом значении на входе переноса (С, = О), то транзистор 9 открыт. Кроме того, открыт и транзистор 10, на затворе которого имеется единичное значение, вследствие того, что транзистор 7 закрыт нулевым значением, поступающим на его затвор с входа переноса °

В результате на выходе переноса нулевое значение (С; = 0). При единичном значении на входах обоих слагаемых (Х „ = У; = 1) на затворе транзистора 8, как и на затворе транзистора 5, имеется единичное значение и он открыт, но из-за того, что такое же значение имеется и на стоке этого транзистора, это не вызывает уменьшения значения на выходе переноса. Теперь при нулевом значении на выходе суммы, что возможно только при нулевом значении на входе переноса (C,= О), транзистор 9 закрыт и на выходе перено а единичное значение (С; = 1). При единичном значении на выходе суммы (S; = 1), возможным только при единичном значении на входе переноса (С„,= 1),транзистор

9 открыт, но закрыт транзистор 10, на затворе которого имеется нулевое значение, вследствие того, что транзистор .7 открыт единичным значением, поступающим на его затвор с входа переноса. Таким образом, на выходе переноса реализуется логическая функция:

С; = С,,(X;O+Y )v X;Y;.

При нулевом значении на входах обоих слагаемых (X; = 7 = О) на затворе транзистора 8, как и на затворе транзистора 5, имеется единичное значение, открывающее этот транзистор, а на выходе переноса — нулевое значение (С; = О), Если на входе одного из слагаемых имеется единичное значение, а на входе другого— нулевое значение (Х = О, Y; = 1 или Х, = 1, Y,= =0), то на затворе транзистора 8 нулевое значение, закрывающее этот транзистор ° Если при этом на выходе суммы имеется нулевое значение (S; = О), что возможФормула изобретения

Одноразрядный сумматор на МОП-тран« зисторах, содержащий первый и второй элементы РАВНОЗНАЧНОСТЬ, первый и второй нагрузочные MOII-транзисторы, четыре функциональных МОП-транзистора п-типа, причем входы первого и второго операндов сумматора соединены соответственно с первым и вторым входами первого элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с затвором первого функционального

MOII-транзистора и первым входом втоСоставитель М.Есенина

Редактор И.Шулла Техред А.Кравчук Корректор Л.Патай

Заказ 5999/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

3 135 рого элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с выходом суммы сумматора, вход переноса сумматора соединен с вторым входом второго элемента РАВНОЗНАЧНОСТЬ и затвором второго функционального МОП-транзистора, исток которого через первый нагрузочный МОП-транзистор соединен с шиной питания сумматора, исток третьего функционального МОП-транзистора соединен с выходом переноса сумматора и через второй нагрузочный МОП-транзистор — с шиной питания сумматора, сток четвертого функционального

МОП-транзистора соединен с шиной нулевого потенциала сумматора, о т—

7945 4 л и ч а ю шийся тем, что, с целью упрощения сумматора, вход первого операнда сумматора соединен со стоком первого функционального

МОП-транзистора, исток которого соединен с истоком третьего функционального МОП-транзистора, шина нулевого потенциала. сумматора соединена со стоком второго функционального

10 МОП-транзистора, исток которого соединен с затвором четвертого функционального МОП-транзистора, исток которого соединен со стоком третьего функционального МОП-транзистора, зат15 вор которого соединен с выходом второго элемента РАВНОЗНАЧНОСТЬ.