Ячейка памяти

 

Изобретение относится к микроэлектронике и предназршчено для использования в цифровыхустройствах, в частности в запоминающих устройствах ЭВМ. Целью изобцетения является повьшение степени интеграции элемента памяти. Ячейка памяти содержит полупроводниковую подложку 1 п -типа, эпитаксиальный слой 2 р-типа, диффузионные области 3, 4, области 13, 5, 9 слоев поликристаллического кремния , слои диэлектрика 6, 11, 14, боковую поверхность 7 канавки в эпитаксиальном слое, донную область 8 канавки, слой параэл.ектрика 10, омический контакт 12 полупроводникового слоя 9 с второй диффузной областью 4, омический контакт 15 третьего слоя поликристаллического кремния 13 с областью второго слоя поликристаллического кремния 9, омический контакт 16 слоя 13 с металлической.- шиной 17, участок 18 объединенного слоя области третьего слоя поликристаллического кремния, транзистор 19 типа метан-параэлектрик, МДП-транзистор 20 со встроенным каналом, уп равляющий ВДП-транзистор 21, вывод питания 22, шину строк 23 и шину столбца 24. Б ячейке имеется один . транзистор, образующий бистабильный элемент, и один транзистор управления , причем в качестве резистора используется слой 13,практически не занимающий площади. 2 ил. с ig

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!) 4 G

Риг. 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4072846/24-24 (22) 02.06.86 (46) 23.12.87. Бюл. Ф 47 (71) Московский авиационный институт им. Серго Орджоникидзе (72) Н.A.Àâàåâ и Ю.Е.Наумов (53) 681.327.66(088.8) (56)IEEE, 1982. v. SC — 17, Ф 2, р. 80, Электроника, 1979, Р 11, с. 58. (54) ЯЧЕЙКА ПАМЯТИ (57) Изобретение относится к микроэлектронике и предназначено для использования в цифровых устройствах, в частности в запоминающих устройствах ЭВМ. Целью изобретения является повышение степени интеграции элемента памяти. Ячейка памяти содержит т полупроводниковую подложку 1 п -типа, эпитаксиальный слой 2 р-типа, диффузионные области 3, 4, области 13, 5, 9 слоев поликристаллического кремния, слои диэлектрика 6, 11, 14, бо„„SU„„ 11627 А1 ковую поверхность 7 канавки в эпитаксиальном слое, донную область 8 канавки, слой параэлектрика 10, омический контакт 12 полупроводникового слоя 9 с второй диффузной облас тью 4, омический контакт 15 третьего слоя поликристаллического кремния

13 с областью второго слоя поликристаллического кремния 9, омический контакт 16 слоя 13 с металлическойшиной 17, участок 18 объединенного слоя области третьего слоя поликристаллического кремния, транзистор 19 типа метан-параэлектрик, 1ЩП-транзистор 20 со встроенным каналом, управляющий HgII — транзистор 21, вывод питания 22, шину строк 23 и шину столбца 24. В ячейке имеется один транзистор, образующий бистабильный элемент, и один транзистор управления, причем в качестве резистора используется слой 13,.практически не занимающий площади. 2 ил.

13616

Изобретение относится к микроэлектронике и предназначено для ис.пользования в цифровых устройствах, в частности в запоминающих устройст3 вах 3EM °

Цель изобретения — повышение степени интеграции элемента памяти.

На фиг. 1 показана структура запоминающего. элемента, поперечный 10 разрез, на фиг. 2 — эквивалентная схема запоминающего элемента.

Ячейка содержит полупроводниковую подложку 1 и -типа, эпитаксиаль(" ный слой 2 р-типа, первую диффузион- 15 ную область 3 и -типа, вторую диффу .

1 зионную область 4,.область 5 первого слоя поликристаллического кремния, первый слой 6 диэлектрика, боковую поверхность 7 канавки в эпитаксиаль- 20 ном слое, донная область 8 канавки, область второго слоя 9 поликристаллического кремния,. слой 10 параэлектрика, второй слой 11 диэлектрика, омический контакт 12 полупроводникового слоя 9 с второй диффузионной область 4, область третьего слоя 13 поликристаллического кремния, третий слой 14 диэлектрика, омический кон,такт 15 третьего слоя 13 поликристал- 30 лического кремния с областью второго слоя 9 поликристаллического кремния, омический контакт 16 третьего слоя

13 поликристаллического Мремния с металлической шиной 17, участок 18 объединенного слоя области третьего слоя поликристаллического кремния, транзистор 19 типа метан-параэлектрик — полупроводник (МПП). МДП-транзистор 20 со встроенным каналом, 40 управляющий МДП вЂ” транзистор 21, вывод

22 питания, шину 23 строки и шину 24 столбца.

Ячейка памяти работает следующим образом. 45

Подложка 1 заземляется, а шина 17 соединяется с "плюсом источника питания. Электрод затвора 5 соединяется с шиной выборки строки (при создании матричного накопителя он яв- 50 .ляется частью шины Х), а область 3 истока управляющего МДП-транзистора — с шиной столбца (область 3 может являться одновременно шиной столбца). Подложка 1 и область 4 и— типа образуют исток и сток транзистора, затвором которого является полупроводниковый слой 9, канал образуется в слое 2 р-типа у боковой поверх27

2 ности 7 углубления и отделен от затвора слоем 10 параэлектрика (транзистор типа металл-параэлектрик— полупроводник). Одновременно в структуре сформирован МДП-транзистор со встроенным каналом п-типа, истоком которого является полупроводниковый слой 9 в месте его контакта 15 со слоем 13, стоком — шина 17, затво- " ром — слой 9, а канал образуется в слое 13, В режиме хранения напряжение на шине 23 строки равно нулю, МДП-транзистор 21 закрыт и бистабильный элемент отключен от шины 24 столбца, При записи на шине столбца устанавливается напряжение логического нуля или логической единицы. После этого на шину строки 23 подается импульс, отпирающий МДП-транзистор 21. ,При считывании на шине 24 столбца предварительно устанавливают напряжение логической единицы, которое далее поддерживается емкостью шины.

После этого подается импульс на шину

23 строки, отпирающий МДП-транзистор

21, в результате чего напряжение на шине 24 понижается при считывании логического нуля или остается неизменным при считывании логической единицы, что воспринимается усилителем считывания.. !

В прецлагаемой ячейке памяти имеется один транзистор, образующий бистабильный элемент, и один транзистор управления, причем в качестве резистора используется слой 13, практически не занимающий дополнительной площади.

Формула изобретения

Ячейка памяти, содержащая полупроводниковую подложку п -типа проводимости, эпитаксиальный слой р-типа проводимости, расположенный на поверхности полупроводниковой подложки, первую и вторую диффузионные

+ области и -типа проводимости, расположенные в приповерхностной области эпитаксиального слоя, первый слой диэлектрика, расположенный на поверхности эпитаксиального слоя, область первого слоя поликристаллического кремния, расположенную на первом слое диэлектрика между первой и второй диффузионными областями п1-типа

1361627

Составитель Б.Венков

Техред М.Дидык Корректор М.Шароши

Редактор В.Петраш

Заказ 6297/52. Тираж 588 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 проводимости, канавку, расположенную в эпитаксиальном слое и приповерхностной области полупроводниковой подложки, одна из сторон канавки примыкает к первой диффузионной обласФ ти и -типа проводимости, второй слой диэлектрика, расположенный внутри канавки, второй слой поликристаллического кремния, расположенный на 10 поверхности второго слоя диэлектрика, третий слой диэлектрика, расположенный на поверхности первого и второго слоев поликристаллического кремния, причем полупроводниковая 15 подложка, первая диффузионная область п-типа проводимости и второй слой поликристаллического кремния образуют соответственно сток, исток и затвор запоминающего МДП-транзис- 2р тора, первая, вторая диффузионные области п -типа проводимости и первый слой поликристаллического кремния образуктт соответственно исток, сток и затвор ключевого МДП-транзис- 25 тора, отличающаяся тем, что, с целью повышения степени интеграции ячейки памяти, она содержит слой параэлектрика, расположенный на боковой поверхности канавки, примыкающей к первой диффузионной области п -типа проводимости, область второго слоя поликристаллического кремния, расположенная на поверхности первой диффузионной области и -типа проводимости, третий слоЯ поликрис--. таллического кремния, первый, второй и третий участки которого расположены соответственно на поверхности второго слоя поликристаллического кремния, поверхности участка третьего слоя диэлектрика, расположенного на втором слое поликристаллического кремния, и на поверхности участка первого слоя диэлектрика, расположенного на поверхности первой диффузионной области п -типа проводимости, причем первый, третий участки третьего слоя поликристаллического кремния и второй слой поликристаллического кремния образуют соответственно исток, сток и затвор нагрузочного транзистора.