Элемент памяти

 

Изобретение относится к элект- :ронной технике и может быть использовано в коммутирующих цепях как аналоговых, так и цифровых полупроводниковых приборов, а также для создания автоматизированных перестраиваемых систем с изменяемой архитектурой . Целью изобретения является расширение функциональных возможностей за счет обеспечения двусторонней передачи сигнала. Поставленная цель достигается введением нагрузочного элемента 7 и второго ключевого МДП- транзистора 3. В данном элементе возможна коммутация цепей между собой при подаче программирующих импульсов по коммутирующим цепям. 1 ил. 1 табл.

СОЮЗ СОВЕТСНИХ

СОЯИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) А1 (Я) 4 G 11 С 11 40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4084459/24-24 (22) 03.07,86 (46) 23.12.87. Бюл. М 47 (72) В.В. Худяков (53) 681.327.66(088.8) (56) Алексенко А.Г., Шагурин И.И.

Микросхемотехника. — И.: Радио и связь, 1982, с. 132-135.

Электроника, 1980, У 25, с.49-50. (54) ЭЛЕЖНТ ПИ ЯТИ (57) Изобретение относится к электронной технике и может быть использовано в коммутирующих цепях как аналоговых, так и цифровых полупроводниковых приборов, а также для создания автоматизированных перестраиваемых систем с изменяемой архитектурой. Целью изобретения является расширение функциональных возможностей за счет обеспечения двусторонней передачи сигнала. Поставленная цель достигается введением нагрузочного элемента 7 и второго ключевого Igglтранзистора 3. В данном элементе возможна коммутация цепей между собой при подаче программирующих импульсов по коммутирующим цепям. 1 ил. 1 табл.

1361629

Изобретение относится к электронной технике и может быть использовано в коммутирующих цепях как аналоговых, так и цифровых полупроводниковых при5 боров, а также для создания автоматизированных перестраиваемых систем и систем с изменяемой архитектурой.

Цель изобретения — расширение функциональных возможностей за счет fp обеспечения двусторонней передачи сигнала.

На чертеже представлена принципиальная схема элвмента памяти.

Элемент памяти содержит запоминаю- fr, щий МДП-транзистор 1 с плавающим затвором и с туннельной областью, первый ключевой МДП-транзистор 2, второй ключевой МДП-транзистор 3, вход 4 за. писи, выход 5, управляющий вход 6 2р стирания, нагрузочный элемент 7 (резистор) и управляющий вход 8 считывания.

Элемент памяти обеспечивает пять режимов работы: запись, стирание,чте-25 ние и два режима невыбора при записи, (приведенные в таблице).

Элемент памяти работает следующим образом.

При стирании на управляющий затвор З0 запоминающего транзистора 1 и на затвор второго ключевого транзистора 3 подается высокий положительный потенциал, в результате чего происходит туннелирование электронов на плавающий затвор, Ключевой транзистор 3 обеспечивает заземление стока запоминающего транзистора 1, соединенного с туннельной областью. После стирания запоминающий транзистор 1 перехо- 40 дит в состояние с высоким пороговым папряжением (порядка +10 В) и коммутируемые цепи размыкаются.

В режиме записи на вход 4 и выход

5 подается высокий положительный по- 46 тенциал, а управляющий затвор запоминающего транзистора 1 заземляется.

При этом происходит туннелирование электронов с плавающего затвора и запоминающий транзистор 4 переходит в бо .состояние с низким пороговым напряжением (порядка -5 В). Коммутируемые цепи оказываются замкнутыми.

В режимах невыбора при записи на вход 4 или на выход 5 не подается высокий потенциал, При этом на сток транзистора 1 и соединенную с ним туннельную область не попадает высокий потенциал либо ввиду того, что закрыт ключевой транзистор 2, либо ввиду отсутствия высокого напряжения на выходе 5. Таким образом, записи не происходит и коммутируемые цепи остаются разомкнутыми.

В режиме чтения на вход 8 подается положительное напряжение, большее порогового напряжения ключевого транзистора 2. Соотношение нагрузочного резистора 7 и сопротивления устройства, подключаемого к входу 4, должно обеспечивать открывание транзистора

2. В этом случае возможна передача сигнала как с выхода 5 на вход 4, так и обратно, с входа 4.на выход 5.

Амплитуда сигнала должна быть больше порогового напряжения первого ключевого транзистора (порядка +2 В) и меньше напряжения, при котором может начаться стекание заряда с плавающего затвора (порядка +10 В).

В режимах записи, стирания и невыбора напряжение на входе 8 несущественно, Для упрощения работы можно на этом входе оставить потенциал, который подается при чтении.

Предлагаемые элементы памяти могут быть объединены в матрицу, причем их управляющие входы 6 и 8 могут быть объединены. Подавая на такую структуру внешние сигналы, можно коммутировать входы и выходы матрицы произвольным образом.

Формула изобретения

Элемент памяти, содержащий запоЪ минающий МДП-транзистор с плавающим затвором, первый ключевой МДП-транзистор, исток которого соединен со стоком запоминающего МДП-транзистора, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения двусторонней передачи сигнала, в элемент памяти введены нагрузочный элемент и второй ключевой МДП-транзистор, исток которого подключен к шине нулевого потенциала, сток — к истоку первого ключевого МДП-транзистора, а затвор соединен с управляющим затвором запоминающего МДП-транзистора и является управляющим входом стирания элемента памяти, затвор первого ключевого МДП-транзистора соединен с истоком запоминающего МДП-транзистора, первым выводом нагрузочного элемента и является входом записи эле з 1361629 4 мента памяти, второй вывод нагрузоч- сток первого ключевого МДП-транзисного элемента является управляющим тора является выходом элемента павходом считывания элемента памяти, мяти.

Режим работы

Вход 4 Выход 5 Вход 6 Вход 8

+20

0 (+3)-(+5) Составитель Л, Амусьева

Техред М.Дидык

Редактор В. Петраш

Корректор Г. Решетник

Заказ 6297/52 Тираж 588

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Ф

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

Стирание

Запись

Невыбор 1

Невыбор 2

Чтение

Напряжение, В

) Г 1

+20 +20 0

0 +20 0

+20 0 0 (+4) — (+8) (+4) - (+8) 0

Элемент памяти Элемент памяти Элемент памяти 

 

Похожие патенты:

Изобретение относится к вычислительной технике и предназначено для использования в цифровых устройствах

Изобретение относится к микроэлектронике и предназршчено для использования в цифровыхустройствах, в частности в запоминающих устройствах ЭВМ

Изобретение относится к микроэлектронике и может быть использовано в интегральных схемах запоминающих устройств

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано для хранения информации в аналого-цифровых преобразователях

Изобретение относится к вычислительной технике и может быть использовано для записи, хранения и считывания информации в вычислительном устройстве

Изобретение относится к вычислительной технике и может быть использовано при разработке интегральных схем запоминающих устройств

Изобретение относится к автоматике и вычислительной технике и может быть использовано при изготовлении постоянных запоминающих устройств на основе МДП-транзисторов с плавающими и управляющими затворами, нашедших широкое применение в блоках памяти вычислительных машин, микропроцессорах, устройствах автоматики

Изобретение относится к электротехнике и вычислительной технике и предназначено для использования в биполярных запоминающих устройствах

Изобретение относится к электронной технике, в частности к микроэлектронике , и может быть использовано в качестве кольцевых сдвигающих регистров, регистров развертки, генераторов импульсов сканирования

Д-триггер // 1339875
Изобретение относится к импульсной технике и может быть использовано в качестве D-триггера в интегральICF {5 i f f- : TV БКЕ ЛНО - ЕлЛ ных логических цифровых устройствах

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх