Многовходовой сигнатурный анализатор

 

Изобретение относится к вычислительной технике и может быть использовано в системах диагностирования цифровых объектов. Целью изобретения является расширение функциональных возможностей за счет опроса заданного количества входов в период между подачей тестовых воздействий . Анализатор содержит два регистра 1 и 2, первый элемент И 3, счетчик 4, мультиплексор 5, блок 6 сравнения , формирователь 7 сигнатур, триггер 8, элемент 9 задержки, второй элемент И 10. Сигнатурный анализатор в процессе работы за период между подачей двух последовательных тестовых воздействий производит с помощью мультиплексора опрос всех входов контролируемого объекта в диапазоне между начальным и конечным адресами , записываемыми соответственно в первый и второй регистры. 1 ил. i сл со 05 со to со

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК (51) 4 G 06 F 1 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Plrw:

ОписАние иаОБРетениеь

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

R86.; д, 20 (21) 4095118/24-24 (22) 22.05.86 (46) 30.12.87. Бюл. № 48 (72) Г. И. Климович (53) 681.3(088.8) (56) Авторское свидетельство СССР № 1180896, кл. G 06 F 11/00, 1983.

Авторское свидетельство СССР № 978154, кл. G 06 F 11/16, 1981. (54) МНОГОВХОДОВОЙ СИГНАТУРНЫЙ

АНАЛИЗАТОР (57) Изобретение относится к вычислительной технике и может быть использовано в системах диагностирования цифровых объектов. Целью изобретения является рас„„SU„„1363213 А 1 ширение функциональных возможностей за счет опроса заданного количества входов в период между подачей тестовых воздействий. Анализатор содержит два регистра 1 и 2, первый элемент И 3, счетчик 4, мультиплексор 5, блок 6 сравнения, формирователь 7 сигнатур, триггер 8, элемент 9 задержки, второй элемент И 10.

Сигнатурный анализатор в процессе работы за период между подачей двух последовательных тестовых воздействий производит с помощью мультиплексора опрос всех входов контролируемого объекта в диапазоне между начальным и конечным адресами, записываемыми соответственно в первый и второй регистры. 1 ил.

136321

Изобретение относится к вычислительной технике и может быть использовано в системах диагностирования цифровых объектов.

Целью изобретения является расширение функциональных возможностей за счет опроса заданного количества входов в период между подачей тестовых воздействий.

На чертеже представлена структурная схема входового сигнатурного анализатора.

Анализатор содержит первый регистр 1, второй регистр 2, первый элемент И 3, счетчик 4, мультиплексор 5, блок 6 сравнения, формирователь 7 сигнатур, триггер 8, элемент 9 задержки, второй элемент И 10, входы 11 и 12 записи соответственно регистров начального и конечного адресов входов анализатора, вторая группа информационных входов 13 анализатора, тактовый вход 14 анализатора, вход 15 начальной установки анализатора, вход 16 строба записи тестового воздействия, первая группа информационных входов 17 анализатора, информационные выходы 18 анализатора, выход 19 готовности анализатора, выход 20 синхронизации подачи тестовых воздействий.

Многовходовой сягнатурный анализатор работает под управлением микропроцессорного контролера (не показан), в функции которого входит управление режима проверки, связь с внешними устройствами памяти и центральной ЭВМ, а также генерация совокупности тестовых воздействий для проверяемого цифрового узла. Подача тестов на объект контроля синхронизируется сигнатурным анализатором.

Анализатор работает следующим образом.

На вход 15 начальной установки подается импульсный сигнал, который устанавливает формирователь 7 сигнатур и триггер 8 в нулевое состояние. Нулевой потенциал на прямом выходе триггера 8 закрывает путь прохождения тактовых импульсов через первый элемент И 3 на счетный вход счетчика 4. Единичный потенциал на инверсном выходе триггера 8 выставляет сигнал параллельной загрузки на входе счетчика 4, открывает второй элемент И 10 и выставляет на выходе 19 сигнал готовности. На информационные входы 13, совмещенные с шиной данных микропроцессорного контролера, последовательно выставляются коды начального и конечного адресов входов, которые по сигналам записи, подаваемым на входы 11 и 12 анализатора, записываются в соответствующие регистры 1 и 2. Так как на входе счетчика 4 присутствует сигнал загрузки, то информация с выходов регистра 1 номера начального адреса переписывается в счетчик 4, младший разряд которого устанавливается в нулевое состояние. На адресных входах мультиплексора 5 устанавливается код номера начального адреса анали5

3

2 затора, который определяет первый проверяемый вход, происходит коммутация начального входа на информационный вход формирователя 7 сигнатур.

Начало проведения проверки определяется подачей на вход 16 строба записи тестового воздействия единичного потенциального сигнала, свидетельствующего о готовности тестового набора к записи в регистр теста (не показан). Ввиду того, что второй элемент И 10 находится в открытом состоянии, то строб записи проходит через анализатор и поступает на выход 20 синхронизации подачи тестовых воздействий.

По окончании записи информации в регистр сигнал с входа 16 строба записи тестового воздействия снимается. С выходов регистра теста на проверяемый цифровой узел поступает тестовое воздействие. После завершения переходных процессов, связанных с переключением элементов объекта контроля, на входах 17 анализатора фиксируются реакции проверяемого узла на поданное тестовое воздействие, при этом с выхода элемента 9 задержки поступает сигнал, переключающий триггер 8 в единичное состояние, что приводит к снятию с выхода 19 сигнала готовности, закрытию второго элемента И 10 и открытию первого элемента И 3. Нулевой логический сигнал с инверсного выхода триггера 8 запрещает параллельную запись информации в счетчик 4. Под действием тактовых импульсов, поступающих через открытый первый элемент И 3 на счетный вход счетчика 4, счетчик 4 последовательно меняет свое состояние, причем по фронту каждого нечетного импульса младший разряд устанавливается в единичное состояние, а по фронту каждого четного импульса происходит изменение состояния разрядов, подключенных к адресным входам мультиплексора 5 и первой группе .входов блока

6 сравнения. По фронту импульса, поступающего с младшего разряда счетчика 4, в формирователе 7 сигнатур происходит сдвиг и сжатие информации, коммутируемой мультиплексором 5 с входов 17 анализатора на информационный вход формирователя 7, а также синхронизация записи информации по информационному входу триггера 8. Описанный процесс будет продолжаться до тех пор, пока код текущего входа анализатора, определяемый состоянием разрядов счетчика 4, подключенных к адресным входам мультиплексора 5 и первой группе входов блока 6 сравнения, не сравняется с кодом номера конечного входа, хранимого в регистре 2.

При этом на выходе блока 6 сравнения появится нулевой потенциальный сигнал, триггер 8 переключится в нулевое состояние, закроется первый элемент И 3 и прекратится подача тактовых импульсов на счетный вход счетчика 4. Одновремен1363213

Формула изобретения

Составитель С. Старчихин

Редактор А. Долин ич Техред И. Верес Корректор М. Максимишинец

Заказ 5966/4! Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

3 но откроется второй элемент И 10, на входе счетчика 4 появится сигнал параллельной загрузки, что приведет к перезаписи информации с выходов регистра 1 номера начального входа в счетчик 4, а также выставится сигнал готовности анализатора к дальнейшей работе. По готовности очередного тестового набора к записи в регистр теста на входе 16 строба записи тестового воздействия появится единичный потенциальный сигнал, что приведет к подаче очередного воздействия на проверяемый узел и повторению описанного ранее процесса.

В том случае, если количество сканируемых анализатором входов. велико, к моменту появления на входе 16 единичного потенциального сигнала на выходе 19 готовности анализатора будет присутствовать нулевой сигнал, который, будучи поданным на вход готовности микропроцессорного контроллера, переведет последний в режим ожидания до появления на выходе

19 анализатора единичного сигнала.

Наибольшая эффективность анализатора достигается в том случае, когда время сканирования не превышает времени формирования тестового воздействия, так как в этом случае контроллер в состояние ожидания не переходит.

После подачи на проверяемый узел всех тестовых воздействий на информационных выходах 18 анализатора будет сформирована сигнатура, которая при совпадении с эталонной сигнатурой позволяет сделать заключение об исправности проверяемого цифрового узла. При несовпадении полученной и эталонной сигнатур приступают к локализации дефектного канала, которая может производиться любым способом.

Многовходовой сигнатурный анализатор, содержаший счетчик, блок сравнения, мультиплексор, формирователь сигнатур, триггер и два элемента И, причем группа информационных входов мультиплексора является первой группой информационных входов анализатора, группа адресных входов муль4 типлексора соединена с группой разрядных выходов счетчика и первой группой входов блока сравнения, выход мультиплексора соединен с информационным входом формирователя сигнатур, группа выходов которого является группой информационных выходов анализатора, отличающийся тем, что, с целью расширения функциональных возможностей за счет опроса заданного количества входов в период между пода10 чей тестовых воздействий, анализатор содержит два регистра и элемент задержки, причем группы информационных входов первого и второго регистров объединены и образуют вторую группу информационных входов анализатора, входы записи первого и второго регистров являются входами записи номеров начального и конечного адресов входов анализатора соответственно, группа разрядных выходов первого регистра соединена с группой информационных входов параллельной записи счетчика, младший информационный вход параллельной записи и счетный вход которого соединены соответственно с шиной нулевого потенциала анализатора и выходом первого элемента И, группа разрядных выходов второго регистра соединена с второй группой входов блока сравнения, выход равенства которого соединен с информационным входом триггера, синхровход которого объединен с синхровходом формирователя сигнатур и подключен к младшему разрядному выходу счетчика, вход загрузки которого соединен с инверсным выходом триггера, первым входом второго элемента И и является выходом готовности анализатора, первый и второй входы первого элемента И подключены соответственно к тактовому входу анализатора и прямому выходу триггера, нулевой вход которого объединен с входом сброса формирователя сигнатур и подключен к входу начальной установки анализатора, единичный вход триггера подключен к

40 выходу элемента задержки, вход которого соединен с выходом второго элемента И и образует выход синхронизации подачи тестовых воздействий анализатора, второй вход второго элемента И является входом строба записи тестового воздействия анали45 затора