Сигнатурный анализатор

 

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - расширение функцнональвозможностей за счет обеспечения дифференцированного контроля последовательностей многоразрядных векторов. Устройство содержит формирователь 3 временных сигналов, элементы И 4, 14, формирователь 5 сигнатур, блок 6 индикации ,- формирователь 8 временных интервалов, группу регистров сдвига .11, группу злементов ИСКЛЮЧАЮВЩЕ ИЛИ 12, группу злементов №-НЕ 13, два бу ферных регистра J5, J6. Устройство позволяет дифференцировать ошибки формирования последовательностей горазрядных векторов. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1367016 А1 (ц 4 G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3978651/24-24 (22) 20 ° 11 ° 85 (46) 15 ° 01 ° 88, Бюп. У 2 (71) Кишиневский политехнический институт им, С.Лазо (72) В,И,Борщевич, Г,К,Бодян, В,Д,Жданов и В.В,Сидоренко (53) 681 ° 3(088 ° 8) (56) Автоматика и вычислительная техника-, 1982, У 6, с, 66-70.

Патент США У 3976864, кл, G ОЬ F 111 00, опублик. 1976, (54) СИГНАТУРНЫИ АНАЛИЗАТОР (57) Изобретение относится к автоматике и вычислителнной технике, Цель изобретения — расширение функциональ» ных возможностей sa счет обеспечения дифференцированного контроля последо» вательностей многоразрядных векторов

Устройство содержит формирователь 3 временных сигналов, элементы И 4, 14, формирователь 5 сигнатур, блок 6 индикации, формирователь .8 временных интервалов, группу регистров сдвига . 11, группу элементов ИСКЛЮЧАЮЩЕЕ МЛИ

12, группу элементов И-НЕ 13, два буферных регистра 15, !6 ° Устройство позволяет дифференцировать ошибки формирования последовательностей многоразрядных векторов 2 ил.

1367016

)Г

Изобретение относится к автомати.ке н вычислительной технике и может быть использовано для контроля дискретных объектов.

Цель изобретения - расширение функциональных возможностей за счет обеспечения дифференцированного контроля последовательностей многоразряд ных векторов °

На фиг.l представлена структурная схема сигнатурного анализатора; на фиг.2 - пример построения формирователя временных интервалов.

Устройство содержит управляющий вход 1 окна измерения, синхровход 2, формирователь 3 временных сигналов, первый элемент 4 И, формирователь 5 сигнатур, блок 6 индикации, группу

7 информационных входов, формирователь 8 временных интервалов, вход 9 управления записью числа анализируемых векторов, группу 30 входов задания числа анализируемых векторов, группу 11 регистров .сдвига, группу

32 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группу

33 элементов И-НЕ, второй элемент 14

И, два буферных регистра 15 и 36 соответственно, вход 17 управления записью эталонной последовательности, группу 18 информационных входов эталонной последовательности, вход 19 управления записью маски и группу 20 информационных входов маски анализатора.

Формирователь 3 временных сигналов, первый элемент 4 И, формирователь 5 сигнатур и блок Ь индикаций представляют собой известные устройства.

Формирователь 8 временных интервалов представляет. собой устройетво, отсчитывающее число тактов, за которое должна происходить запись двоичных последовательностей в группу ll регистров, На фиг.2 приведен пример формиро» . вателя 8 временных интервалов, который содержит элемент 21 И-НЕ, ревер сивный счетчик ?2 и триггер 23, второй вход которого соединен с первым входом элемента 21 И»НЕ, выход которого соединен с счетным входом счетчика 22, информационные входы которого являются группой информационных входов параллельной записи формирователя 8 временных интервалов, управляющий вход - входом стробирования параллельной записи формирователя 8 временных интервалов и соединен с вторым входом триггера 23, первый вход которого соединен с выходом счетчика.

22, а выход является выходом формирователя 8 временных интервалов,причем второй и третий входы элемента

21 И-НЕ являются соответственно входом разрешения работы и синхровходом формирователя 8 временных интервалов.

Все остальные блоки предлагаемого устройства являются стандартными и легко реализуются на интегральных схемах, например серии К155 при чем разрядность регистров группы и буферных регистров 15 и 16 соответственно выбирается в соответствии с числом проверяемых выходов дискрет» ного объекта, Сигнатурныи анализатор работает следующим образом.

В исходном состоянии анализатор подключается к проверяемому объекту t,не показан) следующим образом: управляющий вход 1 - к источнику сигнала

"Старт (Стоп)", синхровход 2 - к ис- точнику главного синхросигнала про веряемого объекта, каждый из информа ционных входов группы 7 - к соответс гвующим разрядам источника анализируемых последовательностей векторов (например, к разрядам шины проверяе" мого микропроцессора), Управляющие входы 9, 17 39 и группы входов 10, 18, 20 также могут быть подключены к соответствующим выходам проверяемого объекта, либо к интерфейсным выходам управляющей электронно-вычислительной машины, в состав которой может быть включен анализатор, либо к тумб лерному наборному регистру при автономном использовании анализатора с ручным управлением. В счетчик 22 фор,р5 мирователя 8 временных интервалов через группу 10 входов записывается прямой двоичный код длины анализируе. мой последовательности запрещения формирования сигнатуры формирователем 5 сигнатур, При этом триггер 23 устанавливается в 0 сигналом записи в счетчик 22, поступающим на вход установки в 0 триггера 23 ° В регистр

15 записывается двоичная эталонная. последовательность, значение первых

M разрядов которой соответствуют М тактам анализируемой последовательности, поступающей на первый вход группы 7 информационных входов. Кажгер 23. При этом счетчик 22 блокируется сигналом "0", поступающим с инверсного выхода триггера 23 через элемент 21 И-НЕ, а на прямом выходе триггера 23 устанавливается сигнал

"1 - начало временного интервала, который разрешает поступление М-ro u последующих синхросигналов через элемент 4 И на синхровход формирователя

5 сигнатур, по заднему фронту которо го осуществляется формирование сигнатуры сигнала, поступающего с выхода элемента 14 И.

На первом такте измерительного интервала происходит сравнение последовательности двоичных векторов, записанной в группу !! регистров, с эталонной, записанной в регистре 15, Если анализируемая последовательность векторов совпадает по соответствующим разрядам с эталонной,-; то на соответствующих выходах группы !2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ устанавливается значение "0", в противном случае, для несовпадающих i-x разрядов значение "l" Эталон маски позволяет выделить из всей последовательности интересуемые разряды двоичных векторов - соответствующие разряды эталонной маски имеют значение "l". При этом если анализируемая последовательность векторов совпала по соответствующим разрядам с эталоном, разрешенным маской для сравнения, то на всех выходах группы 13 элементов

И-НЕ, вне зависимости от значений остальных разрядов, устанавливается значение "1" и в формирователь 5 сигнатур записывается "1" с выхода элемента 14 И по заднему фронту синхросигнала, поступающего с выхода элемента 4 И; во всех остальных случаях 110" ° до поступления на управляюший вход 1

II tT анализатора внешнего сигнала Стоп что соответствует концу измерительного окна и измерительного интервала, Если на последующих тактах измерительного интервала анализируемая последовательность векторов совпадает с эталоном и с маской, то в формирователь 5 сигнатур записывается очередная "!", в противном случае"0" ° При этом на блоке 6 индикации можно наблюдать значение соответст» вующей сигнатуры.

3 13670!6 дые очередные М разрядов соответствуют М тактам анализируемой последовательности, поступающей на очередные входы 7 группы, В буферный регистр 16 записывается маска эталонной последовательности, значения первых М разрядов которой соответствуют М тактам анализируемой последовательности, поступаю- 10 щей на первый информационный вход группы 7, а каждые очередные последующие М разрядов - первым М тактам входной двоичной последовательности, цоступающей на соответствующие оче- 15 редные входы, причем единичное значеиие в i-см равряде (i= !,Ê М маски разрешает использование результата сравнения i-ой пары эталонный битанализируемый бит в формировании 20 общего результата сравнения эталонной и анализируемой последовательнос" ти, Информационные цепи начальной установки используются по прямому назначению. 25

До поступления сигнала "Старт" на выходе формирователя 3 временных сигналов установлен "0" - сигнал запрета счета формирователем 8 временных интервалов и работы формирователя 5 З0 сигнатур. Далее формирователь 3 временных сигналов анализирует внешний сигнал, поступающий .на управляющий вход 1 сигнатурного анализатора, и .вырабатывает на выходе сигнал измери- З5 тельного окна, начало которого соответствует внешнему условию "Старт", а окончание - внешнему условию "Стоп".

Сигнал измерительного окна синхронизирован с синхросигналом, поступающим 40 на синхровход 2 сигнатурного анализатора. Начало сигнала измерительного окна - выход формирователя 3 временных сигналов установлен в "1" - разрешает поступление этого синхросигна- 45 ла на счетный вход счетчика 22, Формирователь 8 временных интервалов отсчитывает М тактов. При этом в группу 11 регистров записывается последовательность из М двоичных векто- 50 ров, поступающих с проверяемого объекта. Кроме того, сигнал "0" на прямом выходе триггера 23 поступает на вход элемента 4 И и блокирует формирователь 5 сигнатур. 55

По окончании счета (формирователем

8 временных интервалов) счетчик 22 вырабатывает на выходе отрицательный импульс, который устанавливает тригВышеописанный процесс повторяется

1367016

Таким образом, использование предлагаемого устройства позволяет дифференцировать ошибки формирования последовательностей многоразрядных векторов, что существенно расширяет функциональные возможности анализатора.

Ф о р м у л а изобретения

Сигнатурный анализатор, содержащий формирователь сигнатур, формирователь временных сигналов, блок индикации и первый элемент И, причем управляющий вход окна измерения анализатора соединен с входом формирователя временных сигналов, выход ко торого соединен с первым входом первого элемента И, второй вход которого является синхровходом анализатора, выход первого элемента И подключен к синхровходу формирователя сигнатур, группа выходов которого соединена с группой информационных входов блока индикации, о т л и ч а .ю шийся тем, что, с целью расширения функциональных возможностей за счет обеспечения дифференцированного контроля последовательностей многоразрядных векторов, анализатор содержит дополнительно формирователь временных интервалов, группу из К 1+-разрядных регистров сдвига, где К - разрядность анализируемых векторов, а М - их максимальное количество, группу из КхМ элементов ИСКЛЮЧА10ЩЕЕ ИЛИ, группу из

КхМ элементов И-НЕ, второй элемент И и два буферных регистра разрядностью

КхМ причем вход разрешения работы формирователя временных интервалов соединен с выходом формирователя временных сигналов, синхровход формирователя временных интервалов со единен с синхровходами регистров сдвига группы и с синхровходом анализатора, вход стробирования параллельной записи формирователя временных интервалов является входом управления записью числа анализируемых векторов, группа информационных входов параллельной записи формировате10 ля временных интервалов является группой входов задания числа анализируемых векторов анализатора, выход формирователя временных интервалов соединен с третьим входом первого

15 элемента И, информационные входы последовательной записи регистров сдвига группы образуют группу информационных входов. анализатора, разрядные выходы регистров сдвига группы соеди20 иены с первыми входами соответствующих элементов ИСКЛЮЧАЗМЦЕЕ ИЛИ группы, выходы элементов ИСКЛЮЧАК61ЕЕ ИЛИ соединены с первыми входами соответствующих элементов -HE группы, выходы первого и второго буферных регистров соединены соответственно с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы и элементов И-НЕ группы, выходы последних соединены с входами втоЗ0 рого элемента И, выход которого соединен с информационным входом формирователя сигнатур, входы стробирования параллельной записи первого и второго буферных регистров являются соответственно входом управления записью эталонной последовательности и входом управления записью маски анализатора, группы информационных входов первого и второго буферных ре40 гистров являются соответственно группой информационных входов эталонной последовательности и группой информационных входов маски анализатора, 5367016

0ltl 3

От 2

0m 10

Фиг.2

Составитель Г.Бодян

Техред А. Кравчук Корректор М.Пожо

Редактор Н.Киштулинец

Заказ 6840/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

)330359 Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4