Многоканальный сигнатурный анализатор для микропроцессорной системы

 

Изобретение относится к цифровой вычислительной технике и может быть использовано в составе микропроцессорной системы для контроля и диагностики сложных цифровых устройств . Целью изобретения является упрощение конструкции. Анализатор содержит двунаправленный коммутатор, m регистров сдвига разрядности m k, где m - разрядность пшны-данных микропроцессорной системы; k 1 - натуральное .число, m сумматоров по модулю два. Данный анализатор обеспечивает контроль информационной последовательности на пгане данных, передает в произвольный момент времени диагностическую информацию на шину данных микропроцессорной системы с последующим продолжением сигнатурного анализа информационной последовательности . 1 ил. (Л

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„, 1374226 А1 (511 4 С 06 F 11/00

OllHCAHHE ИЗОБРЕТЕНИЯ

: 3

М А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4091923/24-24 (22) 02.06.86 (46) 15. 02. 88. Бюл. У 6 (71) Вологодский политехнический институт (72) А.Н.Андреев, М.Ю.Белов, А.M.Водовозов и А.А.Сачков (53) 681.3 (088.8) (56) Авторское свидетельство СССР

В 1176333, кл. С 06 F 11/22, 1984;

Авторское свидетельство СССР Р 1146677, кл. G 06 F 11/00, 1983. (54) МНОГОКАНАЛЬНЫЙ СИГНАТуРНЫЙ АНАЛИЗАТОР ДЛЯ МИКРОПРОЦЕССОРНОЙ СИСТЕМы (57) Изобретение относится к цифровой вычислительной технике и может быть использовано в составе микропроцессорной системы для контроля и диагностики сложных цифровых устройств. Целью изобретения является упрощение конструкции. Анализатор содержит двунаправленный коммутатор, ш регистров сдвига разрядности m ° k, где ш — разрядность шины данных микропроцессорной системы; k - 1 — натуральное .число, m сумматоров по модулю два. Данный анализатор обеспечивает контроль информационной последовательности на шине данных, передает в произвольный момент времени диагностическую информацию на шину данных микропроцессорной системы с последующим продолжением сигнатурно-. c го анализа информационной последовательности. 1 ил.

1374226

Изобретение относится к цифровой вычислительной технике и может быть использовано в составе микропроцессорной системы для контроля и диаг5 ностики сложных цифровых устройств.

Целью изобретения является упрощение конструкции.

На чертеже изображена функциональная схема восьмиканального сигнатур- 10 ного анализатора с шестнадцатиразрядными регистрами сдвига (m = 8, k = 2).

Восьмиканальный сигнатурный анализатор для микропроцессорной системы содержит восьмиразрядный двуиаправ- 1Г ленный коммутатор 1, восемь шестнадцатиразрядных регистров 2. 1-2.8 сдвига, восемь сумматоров 3. 1-3.8 по модулю два, вход 4 начальной установки анализатора, вход 5 синхронизации, 2р вход 6 выбора режима работы анализатора, вход 7 выбора, шину 8 данных.

Работа анализатора возможна в двух режимах. Первый режим — режим сигнатурного анализа информации с шины 25 данных путем получения остатка от деления информационной последова 6 12 т ельности на мно гочлен .х + х + х +

+ х + 1, функцию которого выполняет регистр сдвига с обратными связями . З0

Второй режим — режим выдачи результатов си г натурного анализа на шину данных микропроцессорной системы .

Уровень " 1 ", поступающий на вход З5

6 выбора режима работы анализатора, определяет работу регистров 2 . 1 -2 . 8 в режиме сдвига, а коммутатор 1 пер ед ает информацию с шины данных в микропроцессорной системе через дву- 40 направленные входы-выходы DB 1 -DB8 на входы DO 1 -008, соединенные с входами сумматоров 3 . 1 -3 . 8 по модулю дв а . Информационные сигналы с шины

8 данных, переданных через коммутатор 45

1, складываясь с сигналами обратных связей в сумматорах 3 . 1 -3 . 8, поступают на последовательные информационные входы регистров 2 . 1 -2 . 8 сдвига .

По переднему фронту импульса синхро- 5р низ ации, поступающего на вход 5 анализ атор а, происходит сдвиг информации в регистрах 2 . 1 -2 . 8 сдвига на один разряд вправо и запись информации с выходов сумматоров 3 . 1 -3 . 8 по модулю дв а в первые разряды регистров 2 . 1 -2 . 8 . Таким образом, информация с каждого разряда шины 8 данных микропроцессорной системы сворачивается в соответствующем регистре в шестнадцатиразрядный код — сигнатуру.

Режим вывода диагностической информации из регистров анализатора устанавливается уровнем "0" по входу 6. Коммутатор 1 при этом передает информацию с входов DI1 DI8, подключенных к старшим восьми разрядам регистра 2.8, через двунаправленные входы-выходы DB1-0В8на шину 8 данных микропроцессорной системы, а регистры 2.1-2.8 сдвига переводятся в режим записи параллельной информации.

В первом такте работы анализатора в режиме вывода информации на шину данных поступает информация со старших восьми разрядов регистра 2.8.

Затем эта информация одновременно записывается через входы записи па- раллельной информации в младшие восемь разрядов регистра 2.1. Информация, хранимая в этих разрядах регистра 2.1 до процесса вывода по переднему фронту первого тактового импульса, переписывается в старшие восемь разрядов регистра 2.1. Содержимое младших восьми разрядов регистров

2.1-2.8 переписывается в каждом такте в старшие разряды регистров 2.12.8, а содержимое старших разрядов регистров 2.1-2.8 переписывается в младшие разряды регистров 2.2-2.8, 2.1 соответственно. Таким образом, информация из регистров при выводе на шину данных не теряется, а байт за байтом переписывается в регистрах. За шестнадцать тактовых импуль-. сов вся информация из регистров

2. 1-2.8 передается на шину 8 данных микропроцессорной системы, а содержимое регистров 2. 1-2.8 остается таким же, что и до процесса выдачи информации на шину данных. После выдачи диагностической информации в микропроцессорную систему устройство может продолжить сигнатурный анализ информации с шины 8 данных микропроцессорной системы, причем начальное состояние регистров 2.1-2.8 может быть нулевым, оно устанавливается уровнем "0" на входе 4 анализатора или, если это необходимо, сигнатурный анализ продолжается с того состояния регистров 2.1-2.8, в котором они находились после свертки результатов реакций проверяемого блока на предыдущую испытательную последовательность.

1374226

Введение в многоканальный сигнатурный анализатор двунаправленного коммутатора и соединения регистров, снабженных входами записи параллель5 ной информации и входом управления режимами работы в m кольцевых регистров, позволяет, кроме сигнатурного анализа информаци, находящейся на шине данных, в любой момент времени организовать вывод информации из регистров на шину данных микропроцессорной системы, при этом диагностическая информация в регистрах не теряется, а может быть использована для дальнейшей прбверки логического блока. Подобное построение анализатора позволяет значительно упростить

его конструкцию.

Формула изобретения

Многоканальный сигнатурный анализатор для микропроцессорной системы, содержащий m регистров сдвига разрядности m > k, где m — разрядность шины данных микропроцессорной системы, k > 1 - натуральное число, и m сумматоров по модулю два, группы входов которых соединены с группами выходов соответствующих регистров сдвига в соответствии с видом образующего полинома степени m x k, а выходы сумматоров по модулю два соединены с информационными входами последовательной записи соответствующих регистров сдвига, отличающийся тем, что, с целью упрощения конструкции, многоканальный сигнатурный анализатор содержит двунаправленный коммутатор, группа входов-выходов которого является группой информационных входов-выходов анализатора для подключения к шине данных микропроцессорной системы, i-й выход двунаправленного коммутатора соединен с. входом l-го сумматора по модулю два, где 1 (i c ш, j-я группа выходов каждого регистра сдвига соединена с (j+1)-й группой информационных входов параллельной записи того же регистра сдвига, где 1 j < k-1, k-я группа выходов 1-го регистра сдвига соединена с первой группой информационных входов параллельной записи (1+1)-ro регистра сдвига, где

1 1 m-1, k-я группа выходов ш-го регистра сдвига соединена с первой группой информационных входов параллельной записи первого регистра сдвига и группой информационных входов двунаправленного коммутатора, входы управления режимом работы регистров сдвига соединены с входом направления передачи информации двунаправленного коммутатора и образуют вход выбора режима работы анализатора, входы синхронизации регистров сдвига обьединены и образуют вход синхронизации анализатора.

Произв.-полигр. пр-тие, r. Ужгород, ул. Проектная, 4

1374226

BHHHIIH Заказ 603/45 Тираж 704

Подписное