Устройство для контроля многоразрядных блоков памяти
Изобретение относится к вычислительной технике и может быть использовано для контроля блоков памяти большой разрядности . Целью изобретения является повышение достоверности контроля блоков памяти , информационная разрядность которых превышает удвоенную разрядность кода адреса . Устройство содержит блок управления , счетчик адреса, элементы НЕ, блоки коммутации и блок сравнения. Достижение цели изобретения обусловлено наличием в устройстве блоков коммутации (п-разрядность кода адреса), коммутирующих разряды адреса на информационные выходы устройства таким образом, что за полное время проверки информация на выходе любого разряда хотя бы в одном цикле теста будет инверсна по отношению к информации на выходах любого другого разряда, чем обеспечивается полная проверка взаимовлияния разрядов контролируемого блока памяти. 3 ил., 2 табл. 5S
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
1511 4 б 11 С 29/00
l 13
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ABTOPCKOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4090664/24-24 (22) 07.04.86 (46) 15.04.88. Бюл. № 14 (72) П. И. Сморчков (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР № 947913, кл. G !1 С 29/00, 1980.
Авторское свидетельство СССР № 955210, кл. G 11 С 29/00, 1981. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ
МНОГОРАЗРЯДНЫХ БЛОКОВ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано для контроля блоков памяти большой разрядности. Целью изобретения является повышение достоверности контроля блоков памя„„SU„„1388957 А1 ти, информационная разрядность которых превышает удвоенную разрядность кода адреса. Устройство содержит блок управления, счетчик адреса, элементы НЕ, блоки коммутации и блок сравнения. Достижение цели изобретения обусловлено наличием в устройстве l=2" блоков коммутации (и-разрядность кода адреса), коммутирующих разряды адреса на информационные выходы устройства таким образом, что за полное время проверки информация на выходе любого разряда хотя бы в одном цикле теста будет инверсна по отношению к информации на выходах любого другого разряда, чем обеспечивается полная проверка взаимовлияния разрядов контролируемого блока памяти.
3 ил., 2 табл.
1388957 с
2С
Формула изобретения
Изобретение относится к вычислительной технике и может использоваться для контроля блоков. памяти большой разрядности.
Целью изобретения является повышение достоверности контроля блоков памяти, информационная разрядность которых превышает удвоенную разрядность кода адреса.
На фиг. 1 приведена схема устройства для контроля многоразрядных блоков памяти; на фиг. 2 — схема блока коммутации; на фиг. 3 — подключение модулей коммутации к разрядам адреса.
Устройство (фиг. 1) содержит блок 1 управления, счетчик 2 адреса, элементы НЕ 3, блоки 4 коммутации, блок 5 сравнения. На фиг. 1 также обозначены связи 6 — 14.
Блок коммутации (фиг. 2) содержит мультиплексоры 15, элемент НЕ 16, элементы неравнозначности 17, На фиг. 2 обозначены входы 18 мультиплексоров 15.
На фиг. 1 показан также контролируемый блок 19 памяти.
Блок 1 управления может быть выполнен с использованием генератора тактовых импульсов, с выхода которого импульсы поступают на счетчик адреса. Импульс переноса со счетчика адреса поступает на вход счетчика разрядностью (2+logan), где п — разрядность кода адреса. (log> Выходы счетчика 2 адреса от первого до fL-го соединены с Bxo)l,à÷è блоков 4 коммутации в соответствии < табл. 1 (l=2" ). На фиг. 3 приведен пример соединения для n=3, l=4. В соответствии с табл, 1 соединены также (п--1) выходов элементов HE 3 с входами блоков 4 коммутации. В каждом блоке 4 коммутации находится К=п! мультиплексоров 15. Входы кажлого мультиплексора 15, входящего в состав блока 4 коммутации, соединены с входами 12 в соответствии с табл. 2. Устройство работает следующим образом. Блок 1 управления задает счетчику 2 адреса режим последовательного обращения ко всем адресам контролируемого блока 19 памяти. В первый цикл записи по всем адресам блока 19 памяти по информационным разрядам 13, 13з, 13s,"., 13„, 1 производится запись разрядов адреса в соответствии с табл. 1 и первым столбцом табл. 2, по разрядам 13, 134, 1Зг„..., 13„, производится запись инверсной информации 13 — = 13ь..., 2 13 13 ь Затем следует цикл считывания по всему обьему блока памяти. Информация выходных разрядных шин контролируемого блока 19 памяти поступает на входы 14 блока 5 сравнения, на вторые входы которой поступает для сравнения эталонная информация с выходом соответствующих модулей коммутации 13,...,13 . При несовпадении считанной информации сигналы с выхода 9 блока 5 сравнения поступают в блок 1 управления, где фиксируется отказ или сбой. При совпадении блок 1 управления осуществляет следующий цикл записи. Такая запись и чтение выявляют взаимное влияние между разрядами контролируемого блока 19 памяти, так как за полное время проверки информация на выходе любого разряда хотя бы в одном цикле запись-чтение инверсна по отношению к информации на выходах любого другого разряда. Порядок следования информационных разрядов выбран условно для удобства описания. При необходимости он может быть изменен так, чтобы в соседних разрядах была максимально различная информация. Устройство для контроля многоразрядных блоков памяти, содержащее блок управления, вход признака несравнения и вход признака переполнения которого соединены соответственно с выходом блока сравнения и одноименным выходом счетчика адреса, выходы которого являются адресными выходами устройства, а синхровход подключен к одноименному выходу блока управления, выход признака записи-считывания которого является одноименным выходом устройства, а выходы номера коммутируемого разряда и признака инвертирования соединены с одноименными входами блоков коммутации, выходы которых являются информационными выходами устройства и подключены к входам первой группы блока сравнения, входы второй группы которого являются информационными входами устройства, отлинаюи!ее ея тем, что, с целью повышения достоверности контроля блоков памяти, информационная разрядность которых превышает удвоенную разрядность кода адреса, в устройство введены элементы НЕ, причем входы элементов HE соединены с соответствующими выходами счетчика адреса, кроме старшего разряда, а выходы элементов НЕ и счетчика адреса подключены к входам блоков коммутации в соответствии с таблицей коммутации. 1388957 Таблица 1 Входы блоков коммутации Номер блока 7 2ф — ции 101 107 701 101 70, 10м-z 70 т. 101 10>-< 10 и 10 и < 10п 70f 10„ 10 10 70, 10м 70„, 10 Та блица 2 Номер цикла записи Номер мульти2 3 .. п-1 п плексор Входы мультиплексора 18, 18 и 8, 18 18 12 > 12 12„, 12 7 78m- 12 коммута- 12 „72< 12 70, 70< 70 102 703 102 103 70z 10з 10z 10 10, 103 10 10 з 1 10 70m 10з 12„12 12 12 12 12 72g 12 12 10м-< 70w 10 -, 10м 10 1 10 10-, 70 10 -< 10 1388957 Номер цикла записи 1 l I 18р- 18 18 18 и-1 12 12 12 12, 12 121 K==n Номер мультиплексора 12 12 12 12 12 и-< 12„ Продолжение табл. 2 (1 Входы мультиплексора 1388957 1388957 Составитель А. Исаев Редактор H. Швыдкая Техред И. Верее Корректор М. Демчик За к аз 1 525, 54 Тираж 590 Подписное ВНИИПИ Государсгвеииого комитета (ССР по делам изобретений и открь тий 113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5 Произзодственио-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
