Резервированное запоминающее устройство

 

Изобретение относится к вычислительной технике, а именно к области запоминающих устройств. Целью изобретения является повышение надежности устройства. Устройство содержит п рабочих - „ и резервный 2 блоки памяти, схемы контроля 3|-3л, группы 4i-4п элементов И, дополнительную схему 5 контроля, генератор 6 тактовых импульсов, блок- 7 суммирования, блок 8 формирования сигналов неисправностей , коммутаторы 9i-9л, группы lOi - 10л выходных элементов И, блок 11 суммирования . Изобретение обеспечивает повышение надежности устройства за счет исключения бракования информации на его выходах при отказе резервного блока памяти , обнаруженного введенной схемой контроля . 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А2

ÄÄSUÄÄ1 387048 (ц 4 G 11 С 29/00

3CP;;, p-,,, 1

Г

ОПИСАНИЕ ИЗОБРЕТЕНИЙ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1195391 (21) 4137244/24-24 (22) 20.10.86 (46) 07.04.88. Бюл. № 13 (72) В. А. Шастин и В. А. Каширский (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР № 1195391, кл. G 11 С 29/00, 1982. (54) РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, а именно к области запоминающих устройств. Целью изобретения является повышение надежности устройства.

Устройство содержит п рабочих l i — l„и резервный 2 блоки памяти, схемы контроля

3 — 3„, группы 4i — 4, элементов И, дополнительную схему 5 контроля, генератор 6 тактовых импульсов, блок 7 суммирования, блок 8 формирования сигналов неисправностей, коммутаторы 9i — 9„, группы 10i—

10„выходных элементов И, блок 11 суммирования. Изобретение обеспечивает повышение надежности устройства за счет исключения бракования информации на его выходах при отказе резервного блока памяти, обнаруженного введенной схемой контроля. 1 з.п. ф-лы, 2 ил.

1387048

Изобретение относится к вычислительной технике, а именно к области запоминающих устройств, и является усовершенствованием устройства по авт. св. № 1195391.

Целью изобретения является повышение надежности устройства.

На фиг. I изображена структурная схема резервированного запоминающего устройства; на фиг. 2 — схема блока формирования сигналов неисправности.

Устройство содержит и рабочих 1» — 1„10 и резервный 2 блоки памяти, схемы 3» — 3Ä контроля (например, по нечетности), группы 4 — 4„ элементов И, дополнительную схему 5 контроля, генератор 6 тактовых импульсов, блок 7 суммирования, блок 8 формирования сигналов неисправностей, ком-15 мутаторы 9i — 9„, группы 10 †„ выходных схем И (количество элементов И в группе равно количеству разрядов в ячейке блока) и вспомогательный блок 11 суммирования с соответствующим информационным входом 20 резервного блока памяти и ри реализации функции ОЗУ.

Блок 8 формирования сигналов неисправностей содержит элемент ИЛИ 12, выдающий единичный сигнал, если информация с выхода блока суммирования 7 отличная от нуля, элемент И 13, выдающий единичный сигнал, если сигналы схем 3 —

3Ä Äи 5 контроля, заведенные на другие входы элементы И, соответствуют наличию необнаруженной неисправности в информации, и элемент И 14, обеспечивающий выдачу из устройства достоверного сигнала неисправности, привязанного к импульсному питанию.

Резервированное запоминающее устрой- ство работает следующим образом.

Обращение при записи и считывании производится одновременно к рабочим l i — 1„ и резервному 2 блокам памяти.

В режиме записи в рабочие блоки li — -1„ памяти записываются соответствующие группы разрядов информации, одновременно в 0 резервный блок 2 памяти с выхода вспомогательного блока 11 суммирования записывается резервная информация, равная поразрядной сумме по модулю два информации, записанной в соответствующих ячейках рабочих бло îâ l i — l„памяти.

В режиме считывания информация из рабочих блоков !» — l „памяти поступает на входы соответствующих схем 3» — З„контроля, входы соответствующих групп 4i — 4„элементов И и при отсутствии выявленных 50 схемами 3i — Ç„контроля ошибок через соответствующие коммутаторы 9» — -9„и группы 10» — 10, выходных элементов И по сигналу разрешения с выхода генератора 6 тактовых импульсов на входы устройства.

Одновременно информация, считанная 55 из рабочих блоков 1»- — !.п пам>»ти, через соответствующие группы 4i — 4„элементов И поступает на соответствующие и групп вхо2 дов блока 7 суммирования, а информация, считанная из резервного блока 2 памяти, подается на (п+ 1) группу входов блока 7 суммирования. Поразрядная сумма по модулю два информации одноименных разрядов с (п+ 1) групп входов блока 7 суммирования поступает на другие входы коммутаторов 9» — 9„ и на входы блока 8 формирования сигнала неисправности устрбйства.

Так, при п=З, если на первую группу входов блока 7 суммирования поступает информация 0001, на вторую группу входов

0010, на третью группу — 1101, а с выходов резервного блока 2 памяти на четвертую группу входов блока 7 суммирования поступает информация 1110, равная поразрядной сумме по модулю два информации одноименных разрядов трех первых групп входов, с выходов блока 7 суммирования поступает информация, равная 0000.

Б случае неисправности одного из рабочих блоков 1» — l„памяти, обнаруженной соответствующей схемой 3» — З„контроля, по сигналу схемы контроля происходит переключение соответствующего коммутатора 9»

9,, и запрещается прохождение информации неисправного блока памяти через соответствующую группу 4» — 4„элементов И на блок 7 суммирования. На выходе блока суммирования в этом случае восстанавливается информация неисправного блока памяти, которая поступает на выход устройства через соответствующий коммутатор 9»вЂ”

9„и группу 10» — 10„выходных элементов И.

В этом случае ненулевая информация на входе блока 8 формирования сигнала неисправности, приводит к появлению единичного сигнала на выходе элемента ИЛИ 12.

Однако через элементы И 13 и 14 данный сигнал на управляющий выход устройства не проходит, так как соответствующая схема

3» — З„контроля запрещает его прохождение через элемент И 13. При этом считанная из запоминающего устройства информация является достоверной.

В случае неисправности резервного блока 2 памяти, обнаруженной схемой 5 контрол>», по ее сигналу происходит запрещение выдачи на управляющий выход устройства признака недостоверной информации аналогично описанному. При этом на информационные выходы устройства поступает достоверная информация, считанная с соответствующих рабочих блоков 1 — l„памяти.

В случае неисправности одного из рабочих l » — l„или резервного 2 блоков памяти, не обнаруженной соответствующей схемой

3» — 3„ и 5 контроля, ненулевая информация на выходе блока 7 суммирования приводит к появлению на .выходе элемента ИЛИ 12 единичного сигнала, который проходит через элемент И 13, так как сигналы запрета со схем 3» — З„контроля 5 не поступают, и далее через элемент И 14 на управляющий

1387048

Формула изобретения

0m Óë 6mb Bv 7 gm5

grl7 37

Составитель С. Шустенко

Редактор О. Головач Техред И. Верес Корректор М. Демчик

Заказ 1225/50 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

3 выход устройства. Считанная из запоминающего устройства информация считается в этом случае недостоверной.

Таким образом, повышение надежности устройства обеспечивается за счет исключения бракования информации на его выходах при отказе резервного блока памяти, обнаруженного вновь введенной схемой контроля.

1. Резервированное запоминающее устройство по авт. св. № 1195391, отличающееся тем, что, с целью повышения надежности устройства, оно содержит дополнительную схему контроля, входы которой подключены к выходам резервного блока

4 памяти, выходы схем контроля и выход дополнительной схемы контроля подключены к второй группе входов блока формирования сигналов неисправностей.

2. Устройство по п. 1, отличающееся тем, что блок формирования сигналов неисправностей содержит первый и второй элементы И и элемент ИЛИ, входы которого являются входами первой группы блоКа формирования сигналов неисправностей, выход

1О элемента ИЛИ подключен к входу первого элемента И, выход которого подключен к первому входу второго элемента И, второй вход и входы группы первого элемента И являются входами второй группы блока формирования сигналов неисправностей, выход второго элемента И является выходом блока формирования сигналов неисправностей.