Устройство для возведения в степень

 

Изобретение относится к вычислительной технике и может быть использовано при построении измерительновычислительной аппаратуры. Цель изобретения - расширение класса решаемых задач за счет обеспечения возможности возведения числа в дробную степень. Устройство содержит генератор 1 тактовых импульсов, элементы И 2-7, элемент ИЛИ 8, делители частоты 9-И, регистр 12, счетчики 13-16 импульсов, триггеры 17-19 и сумматор 20. 2 ил.

СЭОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (51) 4 О 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4164522/24-24 (22) 18.12.86 (46) 30.05.88. Вюл. № 20 (72) А. Н. Гуляев, А. П, Дорух, И. Г. Дорух, П. К. Ермоленко и В. И. Ермоленко (53) 681.325(088.8) (56) Авторское свидетельство СССР № 1024915, кл. G 06 F 7/552, 1982.

Авторское свидетельство СССР № 1043644, кл. G 06 F 7/552, 1982. (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В СТЕПЕНЬ (57) Изобретение относится к вычислительной технике и может быть использовано при построении измерительновычислительной аппаратуры. Цепь изобретения — расширение класса решаемых задач за счет обеспечения возможности возведения числа в дробную степень.

Устройство содержит генератор 1 тактовых импульсов, элементы И 2-7, элемент ИЛИ 8, делители частоты 9-11, регистр 12, счетчики 13-16 импульсов, триггеры 17-19 и сумматор 20 ° 2 ил.

1399734

Изобретение относится к вычислительной технике и может быть испольЗовано при построении измерительноВычислительной аппаратуры.

Цель изобретения — расширение класса решаемых задач за счет обесйечения возможности возведения числа в дробную степень.

На фиг. 1 представлена структур- 10 ная схема устройства для возведения в степень, на фиг. 2 — схема управляемого делителя частоты.

Устройство (фиг. 1) содержит генератор 1 тактовых импульсов, элементы 15

И 2-7, элемент ИЛИ 8, делители 9-11 частоты, регистр 12, счетчики 13-16 импульсов, триггеры 1 7-19 и сумматор 20.

Управляемый делитель частоты 20 фиг. 2) образуют сдвиговый регистр

1 и схема 22 сравнения.

Устройство работает следующим образом, В исходном положении в счетчик .14 25 и регистр 12 заносится достаточно большое число Б, например И = 100, В счетчик 13 — числитель N дробной ч части степени, в счетчик 16 — целая

1асть и ц степени, а счетчик 15 обну- 30 лен. Триггеры 17-19 находятся в таких состояниях, что на выходе триггера 17 и на. единичном выходе тригге. ра 19 имеет место разрешающий потен иал, а на выходе триггера 18 и ну,февом выходе триггера 19 — запреща яций потенциал. Коэффициент деления делителя 10 выбирается, а-дели1 1 ч теля 11 — k, где N Ä вЂ” знаменатель дробной части степени; Х вЂ” основание степени.

Требуется получить

"ч и, о1

Где Н вЂ” коэффициент пропорциональности.

При включении генератора 1 импульсы генератора частотой f через элемент И 2 поступают на входы делителей 9 и 10. Частота f, импульсов на

Выходе делителя 10 определяется как 55

Аналогично частота Г импульсов на выходе делителя l! определяется

f(f как

1 1зн

Частота f импульсов на выходе делителя 9 определяется содержимым регистра 12.

В течение первого цикла длительностью, импульсы частотои f посту пают на вычитающий вход счетчика 14, одновременно импульсы частотой f, поступают на суммирующий вход счетчика

15. Первый цикл продолжается до переполнения (обнуления) счетчика 14.

При переполнении счетчика 14 íà его выходе, соединенном с элементом 8 и единичным входом триггера 19, образуется импульс переполнения, который перебрасывает триггер 19 и через элемент ИЛИ 8 проходит на управляющий вход регистра 12 и вычитающий вход счетчика 16. В результате первого цикла счетчик 14 обнуляется, от содержимого п< счетчика 16 вычитается единица, а в счетчик 15 оказывается записанным число N — — f, с,, Учитывая, что длительность с, может быть определена из соотношения

С No oБ- Им

f f получим о1

fk NN g ьн о

При этом в сумматоре 20 формируется сумма N содержимых счетчиков l4 и

Е

15 (в данном случае N = N, = N k) которая управляющим импульсом с выхода элемента ИЛИ 8 записывается в регистр 12.

В течение следующего цикла длительностью с импульсы частотой Г поступают на вычитающий вход счетчика 15 и одновременно импульсы частотой Г,— на суммирующий вход счетчика 14. Цикл продолжается до переполнения (обнуления) счетчика 15. При переполнении счетчика 15 на его выходе образуется импульс переполнения, который возвращает триггер 19 в исходное состояние и проходит на вычитающий вход счетчика 16 и управляющий вход регистра 12. В результате второго цикла

1399734 з 4 счетчик 15 обнуляется, от содержимоч 1 1с

О иц ч го п -1 счетчика )6 вычитается единио ЗН зн ца, а в счетчике 14 оказывается запи-. санным число И, определяемое из соотношений содержимое счетчика 15 (или 14) становится равным л nuit

NggN(>k " f,k

k

2 . 1 ицб N ч

11о 1

1 зн

1 зн

11 о 1 з и k o k

Содержимое сумматора 20 и регистра 12 составляет

nö иц 1 1 ч и цб 1 1 ЗН

20 о

1 ч

1 1 зн

N = И,К (1 — — + — k). иц Ич Nv

K Ицб! 11зн 1 зн

Обозначив = ., можно записать

11 зн

N 11о 1

K.и ц б!

1, kиц

Формула изобретения

N N Nok "

За время (и„+1)-го п,икла содержи мое счетчика 14 (или 15) уменьшается

>на величину

Б ° = <ин+1 = и„.

При этом в сумматоре 20 и в регистре 12 формируется сумма N (в данном случае И = И = N k ).

Аналогично процесс продолжается пц раз до переполнения (обнуления) счетчика 16. При этом импульс переполнения перебрасывает триггер 18, в результате открывается элемент И 3 и импульсы частотой f начинают поступать на вычитающнй вход счетчика 13.

В результате пц циклов в счетчике 14 (или 15 ) и регистр е 12 оказывается и записанным число NÄ = Nak ", а в счетчике 15 (или 14) †.нуль, частота

f становится равной

В следующем (пц+1)-м цикле каждым импульсом частотой Х от содержимого счетчика 13 вычитается единица. Работа устройства продолжается до попадания на вычитающий вход счетчика 13

N„ импульсов, затем счетчик 13 переполняется (обнуляется) и импульс переполнения с его выхода перебрасывает триггер 17, в результате закрывается элемент И 2 и импульсы частотой f перестают поступать на его выход.

Дпительность ь„, „ (и +1)-го цикла определяется как

Учитывая, что при k 2 и при

at a 1 выполняется приближенное равенство 1 — М + ос k "-- Е, можно записать

N Nk "ц

40 т.е. предлагаемое устройство обеспечивает возведение числа не только в целочисленную, но и в дробную степень.

Устройство для возведения в степень, содержащее генератор тактовых импульсов, выход которого соединен с первым входом первого элемента И

50 второй вход которого соединен с выходом первого триггера, первый делитель частоты, управляющий вход которого

Ф соединен с выходом первого элемента

И, а информационные входы — с разряд55 ными выходами РегистРа последовательно соединенные второй и третий делители частоты и счетчик импульсов, отличающееся тем, что, с целью расширения класса решаемых

1399734

Составитель Н, Шелобанова

Ко ектор А. Обручар

Редактор А,. Огар Техред Л.Сердюкова рр

Заказ 26бб/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 задач за счет обеспечения возможности возведения числа в дробную степень, в него введены второй и третий триггеры, сумматор, элемент ИЛИ, второй, третий и четвертый счетчики импульсов и пять элементов И, причем выход первого элемента И подключен через второй делитель частоты к первым входам второго .и третьего элементов Й, в1|ходы которых соединены с суммирующими входами соответственно второго и третьего счетчиков импульсов, выч1 тающие входы которых подключены к в ходам соответственно четвертого и пятого элементов И, первые входы котррых соединены с выходом третьего делителя частоты, разрядные выходы второго и третьего счетчиков импульebs соединены с входами первого и 20 второго слагаемых сумматора, выходы которого подключены к разрядным вхшд м регистра,, вход разрешения записи которого и вычитающий вход первого счетчика импульсов соединены с выхо- 26 дом элемента ИЛИ, единичный вход второго триггера соединен с выходом переполнения второго счетчика импульсов и первым входом элемента ИЛИ, а единичный выход — с вторыми входами третьего и четвертого элементов

И, вторые входы второго и пятого элементов И подключены к нулевому выхо,цу второго триггера, нулевой вход которого соединен с выходом переполнения третьего счетчика импульсов и вторым входом элемента ИЛИ, первый и второй входы шестого элемента И соединены соответственно с выходом первого делителя частоты и выходом третьего триггера, вход которого подключен к выходу первого счетчика импульсов, информационный вход которого подключен к входу целой части показателя степени устройства, вход числителя дробной части которого соединен с информационным входом четвертого счетчика импульсов, вычитаюший вход и выход которого соединены соответственно с выходом шестого элемента И и входом первого триггера.

Устройство для возведения в степень Устройство для возведения в степень Устройство для возведения в степень Устройство для возведения в степень 

 

Похожие патенты:

Изобретение относится к вычислительной и информационной технике и может быть использовано в информационно-преобразовательных устройствах, в частности в аналого-цифровом преобразователе , с извлечением квадратного корня,реализующем принцип последовательных приближений

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных устройств и машин

Изобретение относится к области автоматики и вычислительной техники и можеу быть использовано в информационно-измерительных и управляющих системах

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях

Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональр-рК ppjfH VvV- vvv

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки информации Цель изобретения - повьшение быстродействия Предлагаемое устройство, состоящее из блока нормализации 1, мультиплексора 2, блока 3 вычисления группы старпгах разрядов и блоков вычисления четвертого 4, пятого 5 и шестого 6 разрядов , позволяет осуществить быстрое последовательное нахождение разрядов, начиная со старшего

Изобретение относится к цифровой вычислительной технике, -в част/ р-п 2 ности к устройствам специализированного назначения для извлечения корня квадратного, и может быть использовано в различных областях народного хозяйства , в системах автоматизированного управления

Изобретение относится к цифровой вычислительной технике и может быть использовано в универсальных и специализированных вычислительных системах для аппаратной реализации операции извлечения квадратного корня из чисел, представленных в двоичной системе счисления в форме с фиксированной и плавающей запятой

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации

Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональных преобразователях и в цифровых вычислительных машинах Цепью изобретения является повышение быстродействия

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях

Квадратор // 1405053
Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислительных систем, функциональных преобразователей , информационно-измерительных систем и устройств для обработки сигналов

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки сигналов

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых вычислительных машин

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях и быстродействующих ЭВМ для однотактного выполнения операций возведения в квадрат и извлечения квадратного корня для дробных и целых двоичных чисел, причем первая из операций выполняется в дополнительном коде
Наверх