Устройство для извлечения корня из суммы квадратов

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 С 06 F 7/552

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ.с

@ « 7

) 1 :,t

Т- «,Р ф Ъ,-, Н А BTOPCHOMV СВИДЕТЕПЬСТВУ (21) 39 73 244/24-24 (22) 10. 11 . 85 (46) 23 06 88. Бюл. ¹ 23 (71) Таганрогский радиотехнический институт им . R.Ä. Калмыкова (72) В.Е.Золотовский и P.Â.Êîðoáêoâ (53) 681 . 3 25 (088. 8) (56) Авторское свидетельство СССР

¹ 943718, кл. Г 06 F 7/552, 1980.

Авторское свидетельство СССР № 813424, кл. С 06 F 7/552, 1979. (54)(57) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ

КОРНЯ ИЗ СУММЫ КВАДРАТОВ, содержащее первый и второй регистры аргументов, регистр результата, два сумматора, причем выходы с первого по (n-2)-й разрядов первого сумматора (n — разрядность аргументов) подключены к. входам с (и+5) -го по (n+2) и разрядов первого слагаемого второго сумматора, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и повышения точности вычислений, в него введены три группы элементов И, триггер, элемент HF. и буферный регистр, причем информационные входы первого и второго регистров аргументов подключены к входам первого и второго аргументов устройства соответственно, выходы разрядов регистра результата и выход триггера образуют выход результата устройства, вход синхронизации триггера является входом синхронизации устройства, входы сдвига регистров и вход установки триггера подключены к входу сдвига устройства, прямые выходы первых старших разрядов первого и второго регистров аргументов подключены к первым входам элементов И первой и второй групп соответственно, инверсЛ0„ 1405052 А 1 ные выходы вторых разрядов первого и второго регистров аргументов подключены к вторым входам вторых эле— ментов И первой и второй групп соответственно, прямые выходы с второго по и-й разрядов первого и второго регистров аргументов подключены к вторым входам первого и с третьего по n — и разрядов элементов И первой и второй групп соответственно, выходы элементов И первой группы подключены к входам первого слагаемого первого сумматора, а выходы элементов

И второй группы — к входам второго слагаемого первого сумматора, выходы (n-1)-го и и-го разрядов которого соединены с информационными входами (2п+1)-ro и (2n+2)-ro разрядов буферного регистра соответственно, инверсные выходы разрядов регистра результата соединены с первыми входами элементов И третьей группы, выход триггера подключен к вторым входам элементов И третьей группы, к входам с первого по третий, (n+3) -го и (n+

+4) — го разрядов первого слагаемого второго сумматора и к последовательному информационному входу регистра результата, выходы элементов И третьей группы соединены с входами с четвертого по (n+2) и разрядов первого слагаемого второго сумматора, вход второго слагаемого которого подключен к выходу буферного регистра, информационные входы с первого по

2п-й разрядов которого подключены к выходам с третьего по (2n+2) и разрядов второго сумматора соответственно, выход первого разряда второго сумматора соединен через элемент HE с информационным входом триггера, 140505?

Изобретение относится к вычисли— тельной технике и может быть использовано в вычислительных машинах для аппаратного вычисления функции Z

=.Гх + Y .

Цель изобретения — повышение точности вычислений и упрощение устройства.

На чертеже изображена схема уст- . ройства.

Устройство содержит вход 1 первого аргумента, первый регистр 2 ар— гумента, вход 3 второго аргумента, второй регистр 4 аргумента, вход 5 сдвига, первую 6 и вторую 7 группы элементов И, первый сумматор 8, триггер 9, вход 10 синхронизации, элемент

HF, 11, второй сумматор 12, регистр

13 результата, третью группу 14 эле— ментов И,буферный регистр 15, выход

16 результата.

С входа устройства 1 переменная

Х записывается в регистр 2 первого аргумента. С входа устройства 3 переменная У записывается в регистр 4 второго аргумента. Регистры 2 и 4 яв— ляются регистрами сдвига. Вход управления сдвигом соединен с входом устройства 5 сдвига. Выходы регистра 2 соединены с входами первой группы элементов И 6, выходы регистра 4 с входами второй группы элементов И

7, а выходы элементов И групп 6 и 7 с входами первого сумматора 8. Триггер 9 представляет собой триггер типа D. Вход S (сброс в "1") триггера

9 соединен с управляющим входом 3, синхровход С вЂ” с входом 10 синхронизации, вход D — через инвертор 11 с выходом знакового разряда второго сумматора 12.

Регистр 13 результата представляет собой регистр сцвига. Управление сдвигом производится с входа 5, Вход

D регистра соединен с единичным выходом триггера 9 . Инверсные выхо— ды регистра 13 и единичный выход триггера 9 соединены с входами тре— тьей группы 14 элементов И. Выходы группы 14 элементов И,. единичный выход триггера 9 и выходы сумматора

8 соединены с первыми входами сумма— тора 12. Выходы регистра 15 саедине— ны с вторыми входами сумматора 12.

Регистр 15 представляет собой ре— гистр суммы. Управление записью в него производится с управляющего входа 5. Входы регистра 15 соединены с

50 выходами сумматора 12 с "перекосом" на два разряда влево. Два младших разряда регистра 15 соединены с выходами двух младших разрядов сумматора 8. Искомое n — разрядное значение

У формируется в регистре 13 и триггере 9. Выходы 16, соединенные с единичными выходами регистра 13 и триггера 9, являются выходами устройства.

Устройство работает следующим образом.

Перед началом работы с входа 1 в регистр 2 записывается первый аргумент Х, с входа 3 в регистр 4 — второй аргумент У. Триггер 9 сброшен в

" 1", регистр 15 сброшен в "0". Вычисление функции требует выполнения

n+1, цикла. Так как все циклы одина— ковы, ограничимся рассмотрением i-го цикла.

Цикл начинается с подачи сигнала на вход 5. По этому сигналу содержимое регистров 2, 4 и 13 сдвигается на один разряд влево, В освободившиеся младшие разряды регистров 2 и 4 записываются нули. В освободившийся младший разряд регистра 13 записывается разряд искомой функции, сформированный в предыдущем цикле. Одновременно триггер 9 сбрасывается в "1", в регистр 15 записывается сумма, сформированная в сумматорах 12 и 8 в предыдущем цикле. По завершении сдвига и записи на выходах групп 6 и 7 элементов И формируются i-e частичные квадраты переменных Х и У, которые суммируются в сумматоре 8 и поступают в сумматор 12. Одновременно на выходах группы 14 элементов И формируется (i-1)-й частичный квадрат со знаком минус функции в пред— положении, что текущий (i — 1)-й разряд 7. равен единице. После затухания переходных процессов в сумматорах подается сигнал на вход 10 и в триггер 9 записывается инверсия знака, сформированного в сумматоре

12. Эта инверсия знака является точ— ным значением (i-1) — го разряда функции Z

Цикл заканчивается Ilo затухании переходных процессов в сумматоре 12, которые могут возникнуть при перехо— де триггера 9 из "1" в "0", после чего на вход 5 вновь подается сигнал и аналогично вып ол ня ется сл едуюший цикл. После окончания (n+1) -гn цикла

3 1405052

4 в триггер 9 записан младший разряд Поступает сигнал на вход 10. Знак

Zi в регистре 13 — остальные разряды. SM12 = О, поэтому триггер 9 остаетПример . Пусть Х = 0,10011011, ся в состоянии "1", Z, = 1, и код

У = 0,10100101. на входах SM12 сохраняется прежним.

Точное значение 2 = ГХз + Y 3-й цикл. По сигналу на входе 5:

О, t 1100010001... RG15: = 0000000100000000000; RG13:=

1-й цикл. В регистрах 2 и 4 имеем =0000001; триггер 9: = 1, RG2:

RG2: = 10011011, КГ4: = 10100101; — 01101100; КГ4: = 10010100. Поэтотриггер 9: = 1; RC 15: = О. На выходах 10 му Х = О; У = Of010100. групп 6 и 7 элементов И формируются первые частичные квадраты Х, У,, ко- 7 — 11111111011, торые суммируются сумматором 8.

Имеем

RG15: 0000000100000000000

15 7. +SM8 = 1111111101101010100

X2 = 01011011

У = 01100101

SM12 = 0000000001101010100, По сигналу на входе 10 триггер

20 9 остается в "1" (Z = 1) .

4-й цикл. По сигналу на входе 5:

RG15: = 0000000110101010000; RG13:=

0000011; триггер 9: = 1, RG2:

t 101 1000; RG4: 00101000; Х

25 = 1p011p0O. У, = 0, SM8-- 11000000 .

Одновременно в группе 14 элементов И формируется нулевой частичный квадрат Z(Z ):

Z „ = 11111111111

Z = 11111110011

Так как RG15: = О, на выходах сумматора 12 устанавливается код

RG15: = 0000000110101010000

30 Z +SM8 = 1 i 1111100111001 1000

SM12: = 1111111111111000000.

SM12 = 0000000000011101000.

Знак SM12 = 1, поэтому сигнал на входе 10 переводит триггер 9 в состояние "О". Элементы И группы 14 закрываются и

По сигналу на входе 10 триггер

9 остается в "1" (Z = 1) .

5-й цикл. По сигналу на входе 5:

КС15: = 0000000001110100000; RG13:=

= 0000 111, триггер 9: = 11 RG2: — 10110000; RG4: = 01010000; X

01110000; Y = О, SM12; = 0000000000011000000, Z = 111111000 11, 4

RG15: = 0000000001110100000

Z +SM8 = 1111110001101 i 10000

SMt 2! = 1111110011100010000, По сигналу на входе 10 триггер

9 сбрасывается в "О". (Z = О) и

Z = 1111 1111111 °

В сумматоре 12 происходит сложение содержимого RG15 и Z

КГе15: = 0000000001100000000

Z, + SM8 = 1111111111100000000

SM12 = 00000000010000000000

2-й цикл. Н а вх од 5 пос тупа ет 40 сигнал, по которому в регистр 15 записывается:

RG15: = 0000000001100000000, В младший разряд регистра 13 из 45 триггера 9 записывается "О", в регистрах 2 и 4 происходит сдвиг. RG2:

00110110; RG4: = 001001010; КС13: =

0000000; триггер 9: = 1. Поэтому

Х =У =О, SM8=0.

SM12: = 0000000010000010000, 6-й цикл. По сигналу на входе 5:

RG15: = 0000001000001000000; RG13:

0001110; триггер 9: = 1; RG2:

01100000; КС4: = 10100000; Х = О;

Y = 01100000;

Z2 = 11111000111.

5 1405052 6

КС15: = 0000001000001000000 = 10000000; RG4: = 10000000; Хг

Z +SM8: = 1111100011101100000 — 01000000; Y = 01000000;

SM12: = 1111101011110100000, 7. = 11100011111.

По сигналу на входе 10 триггер

9: =О (Е=О) и

RG15: = 0010000110000000000

7.,+SM8; = 111000 1111110000000

10 SM12! = 0000010101110000000, SM12: = 0000001000010100000

Z = 11110001111

Z2 = 11000111011

RG15! = 0000100001010000000

7. +SM8: = 1 I11000 111110000000

RG15: =0001010 111000000000

Z = 1100011101100000000

SM12: = 1111101001000000000., 25 SM12:=1101110100100000000.

По сигналу на входе 10 триггер 9:=

О (Z6- =0) и

SM12: = O000100001100000000 .

8-й цикл. По сигналу на входе 5:

RG15: = 0010000110000000000; КГ13:=

= 01110ОО; триггер 9: = 1, RG2:

Составитель R.Ñû÷åâ

Редактор В.Петраш Техред M.Дидык Корректор Л.Пилипенко

Заказ 3106/53

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

7-й цикл. По сигналу на входе 5:

RG15: = 0000100001010000000; RG13:=

0011100; триггер 9: =. 1, RG2:

11000000; RG4: = 01000000; Х,: — 10000000; Y : = О;

По сигналу на входе 10 триггер 9 остается в "1" (Z, = 1), значение

$М12 сохраняется.

15 9-й цикл. По сигналу на входе 5:

RG15: = 0001010111000000000; RG13: — 1110001; триггер 9: = i; RG2

= RG4 = Х = Y = О

9 9

По сигналу на входе 10 триггер 9 сбрасывается в "0". Операция закончена. RG13: = 1110001; триггер 9:

30 = О. Z = 0,11100010... Результат верен.

Устройство для извлечения корня из суммы квадратов Устройство для извлечения корня из суммы квадратов Устройство для извлечения корня из суммы квадратов Устройство для извлечения корня из суммы квадратов 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях

Изобретение относится к вычислительной технике и может быть использовано при построении измерительновычислительной аппаратуры

Изобретение относится к вычислительной и информационной технике и может быть использовано в информационно-преобразовательных устройствах, в частности в аналого-цифровом преобразователе , с извлечением квадратного корня,реализующем принцип последовательных приближений

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных устройств и машин

Изобретение относится к области автоматики и вычислительной техники и можеу быть использовано в информационно-измерительных и управляющих системах

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях

Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональр-рК ppjfH VvV- vvv

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки информации Цель изобретения - повьшение быстродействия Предлагаемое устройство, состоящее из блока нормализации 1, мультиплексора 2, блока 3 вычисления группы старпгах разрядов и блоков вычисления четвертого 4, пятого 5 и шестого 6 разрядов , позволяет осуществить быстрое последовательное нахождение разрядов, начиная со старшего

Изобретение относится к цифровой вычислительной технике, -в част/ р-п 2 ности к устройствам специализированного назначения для извлечения корня квадратного, и может быть использовано в различных областях народного хозяйства , в системах автоматизированного управления

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации

Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональных преобразователях и в цифровых вычислительных машинах Цепью изобретения является повышение быстродействия

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах

Квадратор // 1405053
Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислительных систем, функциональных преобразователей , информационно-измерительных систем и устройств для обработки сигналов

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки сигналов

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых вычислительных машин

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях и быстродействующих ЭВМ для однотактного выполнения операций возведения в квадрат и извлечения квадратного корня для дробных и целых двоичных чисел, причем первая из операций выполняется в дополнительном коде

Изобретение относится к вычислительной технике и может быть использовано в .системах управления гибкими автоматизированными производствами, технологическими процессами в специализированных вычислительных устройствах
Наверх