Устройство для возведения в квадрат

 

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки сигналов. Цель изобретения - повышение быстродействия при одновременном сокращении аппаратурных затрат - достигается тем, что устройство позволяет осуществлять одновременную обработку старших и младших разрядов. Четыре младших разряда результата получаются путем возведения в квадрат трех младших разрядов аргумента в умножителе. В устройство введены блоки вычисления группы старших и средних разрядов результата , представляющие собой логические матрицы. 2 з.п. ф-лы, 3 ил. Ф

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)4 С 06 F 7 552

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Г « —., и („„,—

Т„.

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В

КВАДРАТ

leaaL (21) 4155217/24-24 (22) 01. 12. 86 (46) 23. 06. 88. Бюл. В 23 (71) Московский инженерно-физический институт (72) В.И.Галкина и Ю.П.Фирстов (53) 681.325 (088.8) (56) Авторское свидетельство СССР

У 788106, кл. G 06 F 7/552, 1979.

Мурога С. Системное проектирование сверхбольших интегральных схем:

Перев. с англ./Под ред. В.М.Кисельникова. — М.:"Мир", 1985, кн.2, с. 76, рис. 7.6.2.

„„SU,„, 1405054 А 1 (57) Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки сигналов. Цель изобретения — повышение быстродействия при одновременном сокращении аппаратурных затрат. — достигается тем, что устройство позволяет осуществлять одновременную обработку старших и младших разрядов. Четыре младших разряда результата получаются путем возведения в квадрат трех младших разрядов аргумента в умножителе. В устройство введены блоки вычисления группы старших и средних разрядов результата, представляющие собой логические матрицы. 2 з.п. ф-лы, 3 ил.

1405054

Изобретение относится к вычисли, тельной технике и предназначено для использования в распределенных многопроцессорных системах цифровой обраборки сигналов.

Цель изобретения — повышение быстродействия при одновременном сокращении аппаратурных затрат.

На фиг. 1 представлена структурная ip, схема устройства; на фиг.2 и 3 ( структурные схемы блоков вычисления группы старших и группы средних разрядов результата, соответственно.

Устройство содержит умножитель 1, блок 2 вычисления группы старших разрядов, блок 3 вычисления группы средних разрядов результата.

Блок 2 содержит элементы 2И-ИЛИ-НЕ

4 и 5, элементы И-НЕ 6-10, элементы 2р

И 11-22 и ИЛИ 23-27. Блок 3 содержит элементы НЕ 28-32, элемент И-НЕ 33, элементы И 34-45, элементы ИЛИ 46-48 и ИСКЛОЧАЮЩЕЕ ИЛИ 49-51.

Устройства работает следующим образом.

На блоки 2 и 3 поступает нормализованная мантисса двоичного числа.

Рассмотрим работу блока 2 (фиг.2).

Для пояснения функционирования устЗо ройства в таблице дана распечатка нормализованных чисел Х и Х в двоичном коде. Представленные числа Х начинаются с "1". Элемент 4 сравнивает первые шесть разрядов числа Х с числом 46 (101110), Если Х больше или равно 46, то старший разряд функ,ции Х равен "1", если меньше, то "0".

Рассмотрим ту область Х, где первый разряд функции равен "1". Если Х больше или равен 56 (111000), то вто—

40 рой разряд функции равен "1", если меньше — то "0". Если первый разряд функции Х равен 0", то второй раз— ряд обязательно равен "1". Для нахож. дения третьего разряда рассмотрим ту

45 область Х, в которой первый и второй разряды функции Х равны " 1 ". Е сли X больше или равен 60 (111100), то третий разряд функции равен "1", если меньше — то "0". Рассмотрим ту область Х, где первый и второй разряды функции Х равны "1" и "0" соответственно. Если Х больше или равен 5 1 (110011), то разряд функции равен

"1", если меньше — то "0". Рассмот- 55 рим область Х, в которой первый разряд функции равен "0". Если X больше или равен 40 (101000), то третий разряд функции равен "1", если меньше — то "0". Таким же методом распознавания можно последовательно опре— делить четвертый и пятый разряды функции.

Логическая матрица (фиг.2) осуществляет следующую функцию. Элемент

4 сравнивает число Х с числом 46 (101110). Если первый и второй разряды числа Х равны "1" или первый, третий, четвертый и пятый разряды числа

Х равны "1", то первый разряд функции Х (прямой выход элемента 4) равен "1". Если ни одно из этих двух условий не выполняется, то первый разряд функции равен "0". Элемент 5 сравнивает число Х с числом 56 (111000). На выходе элемента 5 будет

"1", если первые три разряда числа Х равны "1" и первый разряд функции тоже равен "1". Если условие не выполняется, то на прямом выходе элемента

5 равен "0". На выходе элемента 6 будет "1", если первый разряд функции

X равен "0". Выходы элементов 5 и 6 соединены с входами элемента 7. Если на выходах хотя бы одного из элементов 5 или Ь стоит "1", то второй разряд функции Х равен "1". Аналогично находят третий, четвертый и пятый разряды функции Х .

63 111111

62 111110

61 111101

60 111100

59 111011

58 111010

57 111001

56 111000

55 110111

54 110110

53 110101

52 110100

111i10000001

111010001001

110110011001

110010110001

101111010001

1010111 11001

101010010000

1405054 т 2

45 101101 011111101001

44 101100 011110010000

43 101011 011100111001

42 101010 011011100100

41 101001 011010010001

40 101000 011001000000

010111110001

010101011001

010100010000

39 100111

38 100110

37 100101

36 100100

35 100011 010011001001

34 100010 010010000100

33 100001 010001000001

32 100000 010000000000

Рассмотрим работу блока 3 (фиг.3). . Из таблицы можно определить, какие из шести разрядов числа Х должны быть равны "1", чтобы получить, например, "1" в восьмом разряде функции. Это либо комбинация 100 четвертого пятор

ro и шестого разрядов числа Х, либо комбинация 101 или 011 третьего, четвертого и шестого разрядов числа Х.

Первую комбинацию можно реализовать на элементе И с тремя входами, подавая на его входы четвертый разряд числа Х и инверсии пятого и шестого разрядов Х. Вторая комбинация реализуется на элементах И и ИСКЛЮЧАЮЩЕЕ ИЛИ. На вход второго элемента

51 110011

50 110010

49 110001

48 110000

47 101111

46 101110

Продолжение таблицы

101000101001

100101100001

100010100001

100001000100

10

25

55 в ходами блока, прямой выход перв о го элемента 2И-ИЛИ-НЕ соединен с первым

50 поступают третий и четвертьп разряды числа Х, выход соединяется с одним из входов первого элемента, второй вход которого соединен с входом шестого разряда числа Х. Выходы элементов И 40 и 45 подключаются к входам элемента ИЛИ 48, выход которого является выходом восьмого разряда функции. Аналогично определяются седьмой и восьмой разряды функции.

Четыре младших разряда результата получаются путем возведения в квадрат трех младших разрядов числа Х в умножителе 1. Три младших разряда числа Х (четвертый, пятый и шестой) поступают на входы первой и второй групп умножителя. Младшие разряды полученного произведения (четыре младших выходных разряда умножителя) образуют девятый, десятый, одиннадцатый и двенадцатый разряды функции Х .

Формула изобретения

1. Устройство для возведения в квадрат, содержащее умножитель, входы и выходы которого подключены соответственно к входам младших разрядов информационного кода и выходам группы младших разрядов результата устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия при одновременном сокращении аппаратурных затрат, в него введены блок вычисления группы старших разрядов результата и блок вычисления группы средних разрядов результата, . причем информационные входы обоих блоков подключены соответственно к разрядным входам с первого по шестой и разрядным входам с второго по шестой информационного кода устройства, а выходы являются выходами групп соответственно старших и средних разрядов результата устройства.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок вычисления группы старших разрядов результата содержит элементы 2И-ИЛИ-НЕ, И, ИЛИ, И-НЕ, причем входы с первого по пятый первого элемента 2И-ИЛИ-НЕ соединены соответственно с вторьм, первым, третьим, четвертым и пятым входом первого элемента И-НЕ, инверсный выход которого соединен с первыми входами первого и второго элементов И

1405054 второго элемента 2И-ИЛИ-НЕ, вторые входы которых подключены к прямому выходу первого элемента 2И вЂ” ИЛИ-НЕ, второй и третий входы первого элемента

И-НЕ соединены с одноименными входами блока, а его прямой выход под,ключен к первому входу первого эле:мента ИЛИ и первым входам первого, .второго и третьего элементов И, вто-! рые входы которых соединены с одно именными входами блока, а их выходы подключены к первым входам соответ ственно второго, третьего и четверто гоо элементов ИЛИ, второй вход перво, го элемента ИЛИ соединен с выходом ! . четвертого элемента И, с первыми входами второго элемента И-НЕ и пятого и шестого элементов И, инверсный выход первого элемента 2И-ИЛИ-НЕ соеди- 20 нен с первым входом четвертого элементов И, второй вход которого под,ключен к первому входу блока, ин версный выход второго элемента И-НЕ подключен к вторым входам пятого и шестого элементов И, третьи входы которых и второй вход второго элемента И-НЕ подключены соответственно к четвертому, пятому и третьему входам блока, прямой выход второго элемента И-HE подключен к первым входам седьмого элемента И, третьего и четвертого элементов И вЂ” НЕ и второму входу второго элемента ИЛИ, третий вход которого и первые входы вось мого элемента И и пятого элемента

И-НЕ соединены с прямым выходом второго элемента 2И вЂ ИЛИ вЂ, инверсный выход которого и инверсный выход первого элемента И-НЕ подключены соот40 ветственно к первому и второму входам девятого элемента И, третий вход которого соединен с вторым входом блока, а выход подключен к пе рв ому в ходу десятого элемента И и второму вхо45 ду третьего элемента ИЛИ, третий вход которого соединен с прямым выходом четвертого элемента И-НЕ, второй и третий входы которого подключены соответственно к пятому и шестому входам блока, а инверсный выход — к вто50 рому входу седьмого элемента И, третий и четвертый в оды которого соединены соответственно с выходом пятого элемента ИЛИ и инверсным выходом третьего элемента И-НЕ, второй вход которого подключен к четвертому входу блока, а прямой выход — к четвертому входу третьего элемента ИЛИ и второ-, му входу четвертого элемента ИЛИ, входы которого с третьего по восьмой подключены соответственно к выходам одиннадцатого, восьмого, десятого, седьмого, шестого и двенадцатого элементов И, входы с первого по четвертый которого соединены соответственно с входами с третьего по шестой блока, третий, четвертый и пятый входы перво ro элемен та И в торо ro элемента 2И-ИЛИ-НЕ соединены соответственно с пятым, шестым и вторым входами блока, третий и четвертый входы второго элемента И и второго элемента

2И-ИЛИ-НЕ подключены соответственно к четвертому и второму входам блока, пятый вход третьего элемента ИЛИ и первый вход одиннадцатого элемента И подключены к прямому выходу пятого элемента И-НЕ, второй и третий входы которого подключены к четвертому и пятому входам блока соответственно, а инверсный выход соединен с вторым входом восьмого элемента И, третий вход ко торо го подключен к четвертому входу блока, шестой вход третьего элемента ИЛИ подключен к выходу пятого элемента И, первый ивторой входы пятого элемента ИЛИ вЂ” к пятому и шестому входам блока, вторые входы десятого и одиннадцатого элементов И вЂ” соответственно к пятому и шестому входам блока, прямой выход первого элемента 2И-ИЛИ-НЕ и выходы первого, второго, третьего и четвертого элементов ИЛИ являются соответственно первым, вторым, третьим, четвертым и пятым выходами блока.

3. Устройство по пп. 1 и 2, о т— л и ч а ю щ е е с я тем, что блок вычисления группы средних разрядов результата содержит элементы НЕ, И, ИЛИ, И-НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входы с первого по пятый элементов

НЕ являются соответственно входами с второго по шестой блока и подключены соответственно вход первого элемента НЕ к первым входам первых элементов И-НЕ, И, ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых соединены соответственно с третьим, четвертым и пятым входами блока, выход первого элемента НŠ— с первыми входами второго и третьего элементов И, вторые входы которых подключены соответственно к выходу второго элемента НЕ и четвертому входу блока, выход третьего элемента НЕ соединен с первыми входами

1405054 четвертого и пятого элементов И, вторые входы которых соединены с выходом четвертого элемента НЕ и подключены к первым входам шестого и седьмого элементов И, вторые входы которых соединены соответственно с четвертым входом блока и выходом пятого элемента НЕ, а третьи входы подключены к шестому и четвертому входам блока, третьи входы первого и третьего элементов И соединены с пятым входом блока, шестой вход которого подключен к третьему входу второго элемента И и четвертым входам первого и третьегo элементов И, третий вход четвертого и первые входы восьмого и девятого элементов И соединены с выходом пятого элемента НЕ, четвертый вход четвертого элемента И и первый вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с третьим входом блока, третий и четвертый входы пятого элемента И соединены соответственно с вторым и шестым входами блока, четвертый вход которого подключен к второму входу второго и первому входу третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход последнего из которых и вторые входы восьмого и девятого элементов И соединены с пятым входом блока, входы с первого по четвертый десятого элемента И соединены соответственно с выходами второго, третьего и четвертого элементов И и шестым входом блока, выход первого элемента ИС5

КЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом одиннадцатого и третьим входом восьмого элементов И, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к третьему входу девятого и первому входу двенадцатого элементов И, второй вход которого и второй вход одиннадцатого элементов И соединены с шестым входом блока, третий вход одиннадцатого элемента И соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы второго, шестого, четвертого, восьмого, десятого и первого элементов И соединены с входами с первого по шестой первого элемента

ИЛИ, входы с первого по четвертый второго элемента ИЛИ подключены к выходам третьего, пятого, девятого и одиннадцатого элементов И, выходы

25 седьмого и двенадцатого элементов И соединены соответственно с первым и вторым входами третьего элемента ИЛИ, четвертый вход шестого элемента И подключен к выходу элемента И-НЕ, выЗО ходы первого, второго и третьего элементов ИЛИ являются соответственно шестым, седьмым и восьмым выходами блока.

1405054

Фиг.2

Составитель В. Галкина

Редактор В. Пе траш Техред Г1. Дидык Корректор Г. Решетник

Заказ 3,106/53 Тираж 704 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий !!3035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4