Устройство для извлечения квадратного корня

 

Изобретение относится к области автоматики и вычислительной техники и можеу быть использовано в информационно-измерительных и управляющих системах. Цель изобретения - повьшение быстродействия. -Устройство для извлечения квадратного корня содержит генератор импульсов, делитель частоты, управляемый делитель частоты , первый и второй реверсивные счетчики , входную щину и выходную шину, а также первый и второй коммутаторы, сумматор, преобразователь прямого кода в дополнительный, блок сравнения и трехвходовый сумматор, причем выход генератора импульсов соединен с синхровходами делителя частоты и управляемого делителя частоты, выходы которых подключены к информационным входам первого и второго коммутаторов соответственнр, первые управляющие входы первого и второго коммутаторов подсоединены к второму выходу блока сравнения, а вторые управляющие входы первого и второго коммутаторов - к третьему выходу блока сравнения , первый выход которого связан с обнуляющими входами делителя частоты и управляемого делителя частоты, первый и второй выходы первого коммутатора соединены соответственно с суммирующим и вычитающим входами первого реверсивного счетчика, первьй и второй выходы второго коммутатора подключены соответственно к суммирующему и вычитающему входам второго ре- , версивного счетчика, выход i-го разряда первого реверсивного счетчика

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

ЩСПУБЛИК. (19) Ш) 1я)) 1 6 06 F 7 552

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA

3 ": ь

ОПИСАНИЕ ИЗОБРЕТЕНИЯ. :д,э.:, Н A BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3753988!24-24 (22) )4.06,84 (46) 30.05.88. Бюл. У 20 (71) Институт проблем моделирования в энергетике АН УССР (72) В.Ф. Евдокимов, IO.À. Плющ, IO.А. Бричук и 3.А. Джирквелишвили (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 744558, кл. G 06 F 7/552, )978. (54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в информационно-измерительных и управляющих системах. Цель изобретения — повышение быстродействия. Устройство для извлечения квадратного корня содержит генератор импульсов, делитель частоты, управляемый делитель частоты, первый и второй реверсивные счетчики, входную шину и выходную шину, а также первый и второй коммутаторы, сумматор, преобразователь прямого кода в дополнительный, блок сравнения и трехвходовый сумматор, причем выход генератора импульсов соединен с синхровходами делителя частоты и управляемого делителя частоты, выходы которых подключены к информационным входам первого и второго коммутаторов соответственно, первые управляющие входы первого и второго коммутаторов подсоединены к второму выходу блока сравнения, а вторые управляющие входы первого и второго коммутаторов — к третьему выходу блока сравнения, первый выход которого связан с обнуляющими входами делителя частоты и управляемого делителя частоты, первый и второй выходы первого коммутатора соединены соответственно с суммирующим и вычитающим входами первого реверсивного счетчика, первый и второй выходы второго коммутатора подключены соответственно к суммирующему и вычитающему входам второго ре, версивного счетчика, выход i"го разряда первого реверсивного счетчика (i=1 и, где и - разрядность представления информации) подсоединен к о

Й

i-му разряду первого входа блока сравнения, 1-му разряду первого входа трехвходового сумматора и i-му разряду первого входа сумматора, второй вход которого связан с общей шиной устройства, вход переноса — с третьям выходом блока сравнения, а выход через преобразователь прямого кода в дополнительный соединен с управляющим входом управляемого делителя частоты, выход )-го разряда второго реверсивного счетчика (j=1,..., 2п) подключен к (j+1}-му разряду второго входа трехвходового сумматора, к j èó разряду третьего входа которого подсоединен j-й разряд входной шины, (i+

+и+1)-й разряд выхода трехвходового сумматора связан с i-м разрядом второго входа блока сравнения и -м pasрядом выходной шины. ) ип.

E 399731

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для обработки данных, и может быть использовано в различных информационно-измерительных 5 и управляющих системах.

Цель изобретения — повышение быстродействия устройства.

На чертеже представлена блок-схема 10 устройства.

Устройство содержит генератор 1 импульсов, делитель 2 частоты, первый

3 и второй 4 коммутаторы, первый 5 и второй 6 реверсивные счетчики, блок

7 сравнения, сумматор 8, преобразователь 9 прямого кода в дополнительный, управляемый делитель 10 частоты, трехвходовый сумматор 11, а также входную 12 и выходную 13 шины.

Выход генератора 1 импульсов соединен с синхровходами делителя 2 час, тоты и управляемого делителя 1О частоты, выходы которых подключены к информационным входам первого 3 и второго 4 коммутаторов соответственно..

Первые управляющие входы первого 3 и второго 4 коммутаторов подсоединены к второму выходу блока 7 сравнения, а вторые управляющие входы первого 3 и второго 4 коммутаторов — к третьему .. выходу блока 7 сравнения, первый выход которого связан с обнуляющими . входами делителя 2 частоты и управляемого делителя 10 частоты. Первый и второй выходы первого коммутатора 3 соединены соответственно с суммирующим и вычитающим входами первого реверсивного счетчика 5. Первый и вто рой выходы второго коммутатора 4 подключены соответственно к суммирующему и вычитающему входам второго ревер,сивного счетчика 6. Выход i-го разря.да первого реверсивного счетчика 5 (i=1,...,п, где n — разрядность представления информации) подсоединен к

i-му разряду первого входа блока 7 сравнения, i-му разряду первого входа трехвходового сумматора 11 и i"ìó разряду первого входа сумматора 8, второй вход которого связан с общей 50 шиной устройства, вход переноса — с третьим выходом блока 7 сравнения, а выход через преобразователь 9 прямого кода в дополнительный соединен с управляющим входом управляемого делите-55 ля 10 частоты, выход j --ro разряда второго реверсивного счетчика 6 (j = - 1, ..., 2п) подключен к ()+1)-му разряду второго трехвходовога сумматора ll, к j --му разряду третьего входа которого подсоединен j-й разряд входной шины 12 (i+n+1)-й разряд выхода трехвходового сумматора 11 связан с i-м разрядом второго входа блока 7 сравнения и 1-м разрядом выходной шины 13.

Коэффициент деления делителя 2 частоты равен 1(2 n Ha выходе управляемого делителя 10 частоты частота импульсов определяется выражением

f = — f

ВЫХ м Bx где С вЂ” значение кода на управляющем входе; — частота импульсов, поступающих на синхровход управляемого делителя 10 частоты.

Коммутаторы 3 и 4 обеспечивают передачу поступающего на информационный вход сигнала на первый выход при подаче разрешающего сигнала на первый управляющий вход либо на второй выход при подаче разрешающего сигнала на второй управляющий вход.

Блок 7 сравнения формирует единич" ный сигнал на первом выходе при равенстве кодов, поступающих на первый и второй входы. Когда код на первом входе больше кода на втором входе, то формируется единичный сигнал на втором выходе, а когда код на первом входе меньше кода на втором входе, то единичный сигнал формируется на третьем выходе. !

Устройство работает следующим образом.

Пусть в исходном состоянии на входную шину 12 поступает нулевой код, а реверсивные счетчики 5 и 6 обнулены. В этом случае на первом выходе блока 7 сравнения появляется единичный сигнал, который обнуляет и запрещает работу делителя 2 частоты и управляемого делителя 10 частоты.

При поступлении на входную шину

12 устройства кода У, представленного 2п разрядами, на старших и разрядах трехвходового сумматора 11 образуется некоторый код, который, поступая на второй вход блока 7 сравнения, убирает единичный сигнал с первого блока 7 сравнения, вырабатывает значение единицы на третьем выходе блока

7 сравнения и переключает коммутатоз 13997 ры 3 и 4 таким образом, что импульсы с делителя 2 частоты поступают на суммирующий вход реверсивного счетчи" ка 5, а с выхода управляемого делите-5 ля 10 частоты — на суммирующий вход реверсивного счетчика 6.

Устройство в этом режиме работает до тех пор, пока код на выходе первого реверсивного счетчика 5 не сравнит-lp ся со значением кода, снимаемого с и старших разрядов трехвходового сумматора 11.

В этом случае блок 7 сравнения на первом выходе вырабатывает единичный 1б потенциал, обнуляющий делитель 2 частоты и управляемый делитель 1О частоты.

Если обозначить через Х значение кода, снимаемое с п старших разрядов Zp трехвходового сумматора 11, то первый реверсивный счетчик 5 накапливает значение, равное Х, за время Т, определяемое следующим выражением:

Х ° 2

Т = э

Зб 1

a+i равно N — (Х "X ) (2 -Х-Х -1) .

Устройство для извлечения квадратного ксрня, содержащее генератор импульсов, делитель частоты, управляемый делитель частоты, первый и втоФ рой счетчики, входную шину и выходнуюшину, отлич ающее ся тем, что, с целью повышения быстродействия, в него введены первый и второй коммутаторы, сумматор, преобразователь прямого кода в дополниf где f — частота генератора 1 импульсов.

При этом к моменту формирования в реверсивном счетчике 5 значения ко" да, равного Х, код С на управляющем входе управляемого делителя 10 частоты (в.качестве которого может быть использована микросхема К!55ИЕ8) изменяется с шагом, равным единице, от значения, равного 2 -1 (соответствующего нулевому содержимому реверсивно-. го счетчика 5), до значения, равного

2 -Х (соответствующего содержимому реверсивного счетчика 5, равному Х-l)..

В результате содержимое второго реверсивного счетчика 6, определяемое количеством N импульсов, поступивших за период Т на его суммирующий вход, равно й, = 1/2(Х 2" "X -Х) .

Таким образом, на первый вход трех-! входового сумматора 11 поступает чис ло, равное Х, на второй вход — число, равное 2 М, а на третий вход — число, равное Y.

Поскольку содержимое первого реверсивного счетчика 5 сравнивается с кодом, формируемым на и старших разрядах трехвходового сумматора 11, то бб формирование единичного сигнала на первом выходе блока 7 сравнения возможно только при соблюдении равенства

Х 2 "+ = Х +(Х 2 " — Х -Х) +Y что

1 происходит только в том случае, если

Х = У, т.е. значение Х удовлетворяz ет выражению Х

При поступлении на входную шину

12 устройства следующего значения

Y 4 Y на выходной шине 13 устройства значение кода изменяется, что вызывает срабатывание блока 7 сравнеI ния. Пусть Y + Y, тогда на первом выходе блока 7 сравнения снимается обнуляющий потенциал, а на втором выходе блока 7 сравнения появляется единичный потенциал, который коммутирует информационные входы коммутаторов 3 и 4 на вычитающие входы реверсивных счетчиков 5 и 6. Устройство в этом режиме работает до тех пор, пока код на выходе первого реверсивного счетчика 5 не сравнится со значением кода, снимаемого с п старших разрядов трехвходового сумматора 11.

Если обозначить через Х значение кода, снимаемое с л старших разрядов трехвхадового сумматора 11, то время

I работы Т первого реверсивного счетчика 5 определяется следующим выражением: (Х-Х ) 2

I

Количество Й, импульсов, поступивших на период Т на вычитающий вход второго реверсивного счетчика 6, Таким образом, во втором реверсивном счетчике 6 формируется код числа

N, = М,-Н, = Х г "" -(Х ) - Х .

В этом случае можно записать следующее соотношение, определяющее условие остановки работы устройства:

Х ° 2 = Х 2" -(? ) -Х +Х +У значение Х в котором удовлетворяет значению Х = 1У .

Формула изобретения

1399731

Составитель Н. Васильев

Техред Л.Сердюкова Корректор А. Обручар Редактор А. Огар

Заказ 2666/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий I)3035 Москва, 3-35, Раушская наб., д. 4/5

Ъ 3г

Производственно-полиграфическое предприятие„ г. Ужгород, ул, Проектная, тельный, блок сравнения и трехвходоВый сумматор, а первый и второй счетчики выполнены реверсивными, причем выход генератора импульсов соединен

5 с синхровходами делителя частоты и управляемого делителя частоты, выходы которых подключены к информационНым входам первого и второго коммутаторов соответственно, первые управля- 1и ющие входы первого и второго коммутаторов подсоединены к второму выходу блока сравнения, а вторые управляющие входы первого и второго коммутаторов — к третьему выходу блока сравнения, первый выход которого свя-зан с обнуляющими входами делителя частоты и управляемого делителя частоты, первый и второй выходы первого

Коммутатора соединены соответственно 2и

С суммирующим и вычитающим входами первого реверсивного счетчика, первый и второй выходы второго коммутатора подключены соответственно к суммирующему и вычитающему входам второго ре- 25 версивного счетчика, выход I-го разряда первого реверсивного счетчика (1 =1,....,и, где п — разрядность представления информации)подсоединен к

1-му разряду первого входа блока сравнения, i"му разряду первого входа трехвходового сумматора и i-му разряду первого входа сумматора, второй вход которого связан с общей шиной устройства, вход переноса — с третьим выходом блока сравнения, а выход через преобразователь прямого кода в дополнительный соединен с управляющим входом управляемого делителя частоты, выход j""ro разряда второго реверсивного счетчика (j=1,...,2и) подключен к (j +1) му разряду второго входа трехвходового сумматора, к j --му разряду третьего входа которого подсоединен

j-й разряд входной шины, (i+n+1)-й разряд выхода трехвходового сумматора связан с i"м разрядом второго входа блока сравнения и l-pàçðÿäîè выходной шины..