Запоминающее устройство с коррекцией однократных ошибок

 

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах. Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения диагностики и локализации ошибок. Устройство содержит основной блок памяти 1, блок 2 управления, блок 3 кодирования, дополнительный блок 4 памяти, блок 5 сумматоров по модулю два, мажоритарные элементы 6, имеющие выходы 7, блок 8 сравнения, элемент И 9, триггер 10, элемент 11 индикации, дополнительные схемы сравнения, дополнительные сумматоры по модулю два, элементы индикации. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

SU 15311 511 4 С 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

llO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (61) 1137540 (21) 4271986/24-24 (22) 11.05.87 (46) 23.12.89. Бюл. Ф 47 (72) А.Л.Самойлов (53) 628.327.6(088.8) (56) Авторское свидетельство СССР

В 1137540, кл, Г 11 С 29/00, 1985. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ОДНОКРАТНЫХ ОШИБОК (57) Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах. Цель

2 изобретения — расширение функциональных возможностей устройства за счет обеспечения диагностики и локализации ошибок. Устройство содержит основной блок 1 памяти, блок 2 управления, блок 3 кодирования, дополнительный блок 4 памяти, блок 5 сумматоров по модулю два, мажоритарные элементы 6, имеющие выходы 7, блок 8 сравнения, элемент И 9, триггер 10, элемент 11 индикации, дополнительные схемы сравнения, дополнительные сумматоры по модулю два, элементы индикации. 2 ил.

,531174

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах и является усовершенствованием изобре5 тения по авт.св. У 1137540, Цель изобретения — расширение функциональных возможностей устройства за счет диагностики и локализации ошибок.

На фиг. 1 и 2 приведена структурная схема запоминающего устройства с коррекцией однократных ошибок.

Устройство содержит основной блок

1 памяти, блок 2 управления, блок 3 кодирования, дополнительный блок 4 памяти, блок 5 сумматоров по модулю два, мажоритарные элементы 6, имеющие выходы 7, блок 8 сравнения, элемент И 9, триггер 10, элемент 11 индикации, дополнительные схемы 12 срав 20 нения, дополнительные сумматоры 13 по модулю два, дополнительные элементы

14 индикации.

Устройство работает следующим образом. 25

Режим записи. В этом режиме на управляющие входы устройства поступают импульс обращения, признак операции

"Запись" (потенциал "1"), информационное слово и код адреса. Импульс обра- 30 щения и признак Запись подаются на входы блока 2 управления, информационное слово параллельным К вЂ разрядн двоичным кодом подается на входы 1 основной памяти и на блок 3 (не пока- 35 заны).

Разряды информационного слова и разряды контрольной информации, полученной в блоке 3 кодирования, записываются соответственно в основную

1 и дополнительную 4 память по импульсу записи с выхода блока 2 управления.

Режим считывания с коррекцией однократных ошибок.

В этом режиме на вход устройства 2 45 управления поступает импульс обращения, а на другой вход — признак операции "Считывание". В блоке 2 управления признак "Считывание" (потенциал

"0 ) запрещает формирование импульсов

50 записи на одном из выходов и разрешает формирование синхроимпульса на другом выходе. С первого выхода блока 2 управления потенциал "Считывание" поступает на управляющий вход основной 1 и дополнительной 4 памяти. По

55 коду адреса из блоков основной 1 и дополнительной 4 памяти считывается основная и избыточная информация.

При отсутствии ошибок в разрядах основной 1 и дополнительной 4 памяти на всех трех входах мажоритарного элемента 6 будут одинаковые значения, равные значению выхода основной памяти 1 соответствующего разряда. Если при считывании из основной 1 или дополнительной 4 памяти появляется ошибка в одном из разрядов, то на двух из трех входах мажоритарного элемента 6 будет верное значение, при этом на его выходе 7, как и в случае отсутствия ошибки, будет значение, соответствующее истинному значению корректируемого разряда информации основной 1 памяти.

Режим считывания с обнаружением однократных и двукратных ошибок °

При появлении однократных ошибок в разрядах основной 1 или дополнительной 4 памяти устройство производит не только их коррекцию, но и формирует сигнал ошибки с индикацией неисправности в блоке обнаружения ошибок. При появлении однократной ошибки на одном из трех входах одного мажоритарного элемента 6, сигнал отличается от сигналов на двух других входах этого же мажоритарного элемента (возникает неравнозначность).

Поскольку входы мажоритарных элементов 6 соединены с соответствующими входами трехвходовых блоков 8 сравнения блока обнаружения, ro на выходе одного из блоков 8 сравнения будет сигнал неравнозначности (лог. 0").

Следовательно, на выходе элемента И

9 также будет лог. "О", который поступает на D-вход триггера 10 и с приходом импульса опроса из блока 2 управления на С-вход триггера 10 в него записывается сигнал ошибки. Одновременно загорается элемент 11 индикации ошибки, При появлении двукратной ошибки в разрядах основной 1 и(или) дополнительной 4 памяти также происходит формирование сигнала "Ошибка" на выходе устройства, Индикация ошиоок.

При появлении однократных ошибок в блоках основной 1 или дополнительной 4 памяти на третьем входе мажоритарного элемента 6 соответствующего разряда блока исправления ошибок будет искаженная информация. На двух других входах мажоритарного элемента

6 будет информация, соответствующая

153 истинному значению этого разряда, в результате чего на выходе этого мажоритарного элемента будет правильное (исправленное) значен е данного разряда. В этом случае на входы соответствующего разряда дополнительных схем

12 сравнения поступают неравнозначные сигналы, что вызывает свечение соответ ствующего светодиода блока 14 индикации ошибок. Так, если, например, ошибка имеется в работе первого разряда блока 1 основной памяти, то на третьем входе мажоритарного элемента 6 первого разряда будет искаженная информация, а на выходе мажоритарного элемента 6 (в результате исправляющих свойств сумматоров 5 и мажоритарного элемента 6) будет правильное значение.

Верное и неверное значения первого разряда поступают на входыпервого разряда схем 12 сравнения и светодиод, подключенный к его выходу загораяется, индицируя неисправность первого разряда блока 1 основной памяти.

ЕСли неисправность возникла в блоке 4 дополнительной памяти, то ошибка будет индицироваться на одном иэ светодиодов, подключенных к выходам дополнительных 13 сумматоров по модулю два. На каждый из сумматоров блока 13

1174

6 информация заводится в соответствии с порождающей Н-матрицей. формула и з о б р е т е н и я

Запоминающее устройство с коррекцией однократных ошибок по авт.св.

В 1137540, о т л и ч а ю щ е е с я тем, что, с целью функциональных возlð можностей устройства за счет обеспечения диагностики и локализации ошибок в него введены дополнительные схемы сравнения по числу разрядов основного блока памяти, дополнительные сумма оры по модулю два по числу разрядов дополнительного блока памяти и дополнительные элементы индикации по числу разрядов основного и дополнительного блока памяти, первые входы

20 дополнительных схем сравнения соединены с соответствующими выходами основного блока памяти, выходы мажоритарных элементов соединены с вторыми входами соответствующих дополнитель25 ных схем сравнения, выходы основного и дополнительного блоков памяти соединены с соответствующими входами дополнительных сумматоров по модулю два, выходы дополнительных схем срав30 нения и сумматоров по модулю два соединены с соответствующими дополнительными элементами индикации.

1531174

Корректор Э.Лончакова

Заказ 7963/54 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5 г. Ужгород, ул. Гагарина, 101

Составитель Ю.Сычев

Редактор Г.Волкова Техред Л.Олийнык

Производственно-издательский комбинат "Патент", с

Ъ ф ц;

М Ь

1 ф ф

3 ч

Cb g Ь