Устройство для сложения длительностей импульсов

 

Изобретение относится к области вычислительной техники. Цель изобретения - повышение быстродействия. Устройство для сложения длительностей импульсов содержит группу блоков (разрядов) суммирования, каждый из которых содержит группу из N (N - основание системы счисления) бистабильных элементов 2, три группы 3, 4 и 5 элементов И, две группы 6 и 7 элементов ИЛИ, два бистабильных элемента 8 и 9, четырнадцать элементов И 10, 11, 14 - 25, четыре формирователя 12, 13, 31 и 32 импульсов, пять элементов ИЛИ 26 - 30, элемент И-НЕ 33, одиннадцать элементов НЕ 34 - 44 и элемент ИЛИ-НЕ 45. Устройство выполняет операции сложения и вычитания как аналоговых сигналов, заданных длительностью импульсов, так и цифровых сигналов, заданных количеством импульсов. Повышение быстродействия достигается за счет одновременной обработки входных сигналов. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦЮЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) А1 (51)5 а 06 G 7 14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H. АВТОРСНОЮУ СВИДЕТЕЛЬСТВУ ф

6(62

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHAM

ПРИ ГКНТ СССР

{2l) 4233605/24-24. (22) 22.04.87

{46) 07.03.90, Бюл. Р 9 (71) Грузинский политехнический институт им. В.И.Ленина (72} 0,Г,Натрошвили, Л,Ш,Имнаишвили и X.È,Ãèîðãoáèàÿè

{53) 681.335 (088.8) (56) Авторское свидетельство СССР

И- 1430970, кл. С 06 G 7/14, 30. 01 . 87.

Авторское свидетельство СССР

И- 1332337 ° кл. 0 Об G 7/14> 1986.

2 (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ПЛИТЕЛЬНОСТЕЙ ИМПУЛЬСОВ (57) Изобретение относится к области вычислительной техники. Цель изобретения — повышение быстродействия.Устройство для сложения длительностей импульсов содержит группу блоков (разрядов) суммирования, каждый нз которых содержит группу из п (иоснование системы счисления) бистабильных элементов 2, три группы 3, 4 и 5 элементов И, две группы 6 и 7

1 548796

А = а„а > °...а а, элементов ИЛИ, два бистабильных элемента 8 и 9, четырнадцать элементов

И 10, 1,1, 14 — 25, четыре формирователя 12,13, 31 и 32 импульсов, пять элементов ИЛИ 26 — 30, элемент И-НЕ

33, одиннадцать элементов HE 34 — 44 и элемент ИЛИ-HE 45, Устройство выИзобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных

15, машинах, Целью изобретения является повы шение быстродействия.

На чертеже изображен блок суммирования блока сложения (вычитания) длительностей импульсов, Каждый блок 1 суммирования устройства содержит группу из п (где и основание системы счисления) бистабильных элементов (оптронов) 2,—

2п9 три гру пы элементов И 31 — 301

4, — 4„ и 5, — 5> две группы по г элементов ИЛИ 6, — 6„ и 7, — 7„, два бистабильных элемента 8 и 9, первый

10 и второй 11 элементы И, первый

12 и второй 13 формирователи импульсов, с третьего по четырнадцатый элементы И 14 — 25, с первого по пятый

Г элементы ИЛИ 26 —. 30, третий 31 и четвертый 32 формирователи импульсов, элемент И-НЕ 33, с первого по одиннадцатый элементы НЕ 34 — 44 и элемент ИЛИ-HE 45, Формирователи 12 и 13 выполнены каждый на элементе НЕ с увеличенным временем задержки и элементе И, выход которого является выходом формирователя, а входы подключены к входу формирователя и выходу элемента HF, соединенного входом с входом формирователя, Формирователи 31 и 32

45 выполнены аналогично с той лишь разницей, что вместо элементов И использованы элементы И-НЕ, Кроме этого, на ч ерт еже обоз начены прямые 46 и инверсные 47 выходы бистабильных элементов 2 группы, входы 48 обнуления элементов 2 группы, вход 49 обнуления устройства, вход 50 обнуления элемента 8, вход 51 обнуления элемента 9, инверсные выходы 52 и 53 элес ментов 8 и 9, входы 54 и 55 установки в единицу элементов 8 и 9, вход 56 заема блока 1, вход 57 переноса блока

1 вход 58 установки в единицу злеполнят операции сложения и вычитания как аналоговых сигналов, заданных длительностью импульсов, так и цифровых сигналов, заданных количеством импульсов. Повышение быстродействия достигается за счет одновременной обработки входных сигналов,3;wr. ментов 2 группы, шины 59 и 60 сложения первого и второго операндов, шины 61 и 62 вычитания первого и второго операндов.

Рассмотрим алгоритм сложения двух длительностей импульсов. С этой целью предварительно вводят следующие обозначения: первое сла- . гаемое, В = Ь Ъ ...Ь Ъ „ - второе сла-,е гаемое, Б = s "- „, ..,s,s — сумма слагае1< к- с мых А и В.

P — перенос из . -.го в (+1)-й разряд а

Сложение происходит согласно следующему алгоритму. На входы сумматора первый А и второй В операнды подаются одновременно, Если считать, что сумматор предварительно обнулен, то после окончания подачи операндов в каждом блоке (разряде) получают сумму s . .= а + bÄ . При этом следует

") J рассмотреть два случая:

1,;-. = а. + b. (n Р = 0; 1 1 )

2, в =а.+b >n, P =1

0 1 . 1 э J 9 где и — основа системы счисления.

При первом. случае перенос в старший разряд не происходит, поэтому отдельные разряды (блоки) сумматора функционируют самостоятельно, Когда в. > и и P = 1 имеем два подслучая:

J 1 (а., Ь1,, ) < (а УЪ .,;

В первом подслучае импульс переноса

Р из разряда j непосредственно подается на вход переноса ()+1)-го разряда и прибавляется к сумме s. .Rc

)+ ) втором подслучае импульс перейоса

Р„из разряда ) подается на вход переноса ()+1)-го разряда в то время, когда на входе суммирования еще не

5 15 окончена подача разрядов а,, и b операндов, При этом, чтобы исключить наложение сигналов операндов а1,, и

Ь „ и переноса Р,происходит запоминание переноса Р на промежуточ-J ных элементах памяти и выдается на вход переноса разряда (1+1)-й после окончания сигналов а .„, и Ъ„„ .

Устройство работает следующим образом, Устройство оперирует как с аналоговым сигналами (заданными длительностью импульсов), так и с цифровыми сигналами (заданными количеством импульсов), Рассмотрим функционирование устройства с аналоговыми сигналами, До начала процесса суммирования высокий потенциал подается на шину 49 обнуления и, пройдя через элементы ИЛИ

6, — б„первой группы и первый 26 и второй 27 элементы ИЛИ группу бистабильных элементов 2, — ? „ и бистабильные элементы 8 и 9 всех групп, переводит в нулевое состояние.

При поступлении информации (единичных сигналов) на шины 59 и 60 сложения j-го блока 1 низкий потенциал с выхода элемента И-HE 33 поступает на входы восьмого 19 и четырнадцатого 25 элементов И и закрывает их, Одновременно этот сигнал, пройдя седьмой элемент НЕ 40, открывает элемент И 20 (при этом на вход элемента

И 20 с выхода формирователя 32 подается высокий потенциал). Высокий сигнал с выхода элемента И 20 через первый 71 и второй 7 элементы ИЛИ второй группы переключают первый 2„ и второй 2 2 бистабильные элементы группы в единичное состояние, и на выходах 46 этих элементов появляется высокий потенциал, Высокий потенциал с выхода 46 второго бистабильного элемента 2 группы через первый элемент И 5, (которЪй в это время в открытом состоянии) третьей группы и через третий 7 и четвер3 тый 7 элементы ИЛИ второй группы подается на единичные входы 58 третьего 2 и четвертого 24 бистабильных элементов группы, которые переключает в единичное состояние и т.д. Если на шины 59 и 60 сложения в этот момент прекращается подача одного из входных сигналов, то элемент И-НЕ 33 закрывается, низкий

48796 6 сигнал, пройдя через восьмой. элемент

HF. 41 или девятый элемент HF. 42, открывает соответственно или элемент

И 22, или элемент И 21.

Высокий сигнал с выхода элемента

И 22 или элемента И 21, пройдя элемент ИЛИ 28, открывае т п ервый элемент И 1О (при этом на первый вход элемента И 10 с выхода формирователя

32 подается высокий потенциал), Одновременно этот сигнал, пройдя шестой элемент HF. 39, закрывает элемент

И 19. Высокий сигнал с выхода первого элемента И 10, пройдя через четвертый элемент И 3 первой группы и через пятый элемент ИЛИ 7 второй группы, переключает пятый бистабильный элемент 2 группы в единичное состояние. Следовательно, на выходе

46 этого элемента появляется высокий потенциал. Высокий потенциал с выхода 46 пятого бистабильного элемента

2 группы через пятый элемент И 3 (который в это время в открытом состоянии) первой группы и через шестой элемент ИЛИ 7 второй группы подается на единичный вход 58 шестого бистабильного элемента 2 груп30 пы, который переключает в единичное состояние и т,д.

Переход в единичное состояние бистабильных элементов 2 -2 группы и заканчивается после прекращения входных сигналов, Количество переключенных бистабильных элементов группы в

j-ì блоке 1 соответствует сумме дли- тельностей входных сигналов, Последний бистабильный элемент 2 „ группы при установке в состояние логической "1" дает разрешение на формирование импульса. Импульс переноса формируется с помощью четвертого.формирователя импульсов 32 и пятого элемента

5 НЕ 38, При появлении на выходе последнего элемента И 3 j-го блока на выходе формирователя 32 устанавливается низкий потенциал, который подается на третьи входы всех 6 -б„,кроме первого 6 „ и второго 61 элементов ИЛИ первой группы этой (=п) группы.

Импульс с выхода пятого элемента

HF 38 обнуляет все бистабильные эле55 менты группы кроме первого 2 и вто1 1 рого 2>. Первый бистабильные элемент

2„ группы обнуляется в том случае, если при этом на входы 59 и 60 суммирования данной группы подача сигна1 548796

25

Лов обоих операндов окончена, Второй бистабильный элемент 2 группы обнуляется в том случае, если при этом

8а входах 59 и 60 суммирования данной группы подача сигнала обоих или одного операндов окончена. Импульс пере т йоса подается также на вход 57 переноса следующей группы. При этом,ес.1 и подача сигнала операндов на входы суммирования 59 и 60 последующему, (,1+1)-му, блоку окончена, импульс переноса через элемент И 15 перебрасыВает один из бистабильных элементов (i = 1,2...,,n) группы последуюЩего блока в единичное состояние, противном случае через элемент

14 перебрасывает первый бистабильНый элемент 8 в единичное состояние, "де происходит erо зanоминание,После ркончания сигнала операндов на входах 59 и 60 суммирования последующего блока на выходе формирователя ! 2 снова формируется этот. импульс

Переноса, который переключает соответствующий бистабильный элемент 2.

1руппы (j+1)-го блока 1, Запоминание импульса:в этом случае необходимо, поскольку в противном случае произойдет наложение во времени импульса переноса с преды — дущего (j-ro) блока 1 и сигналов >перандов в этом (j+1 )-ом блоке

С этой целью в каждом блоке 1 включены восьмой 19 и четырнадцатьп

25 элементы И, Если в блоке 1 сформирован импульс переноса на выходе пятого элемента HF. 33 и одновременно подается сигнал операндов на входы 59 и 60 суммирования, то закрываются элементы И 10 19, 20 и 25.

Тем самым предотвращается одновременное появление единиц на единичный

58 и нулевой 48 входы первого 2 и

1 второго 2 бистабильного элемента группы. В результате первый 2, и второй 2- бистабильные элементы группы остаются в единичном состоянии.

Рассмотрим работу устройства при вычитании. При поступлении на шины

61 и 62 вычитания соответственно уменьшаемого.и вычитаемого низкий сигнал с выхода десятого 43 и одиннадцатого 44 элементов НЕ закрывает соответственно элементы И 23 и 24, в это время устройство не функционирует, Если на шине 62 вычитания законяился входной сигнал (вычитаемое), то высокий сигнал с выхоца элемента

5 !

HF, 44 открывает элемент И 23 и происходит процесс сложения до тех пор, пока существует сигнал на шине 61 вычитания (уменьшаемое). Если на первой шине вычитания 61 прекратился входной сигнал, а на второй шине вычитания 62 продолжается подача сигнала, то высокий сигнал с выхода элемента HF. 43 открывает элемент И 24, При этом бистабильные элементы 2f, группы последовательно устанавливаются в нулевое состояние, начиная с последнего, находящегося в состоянии логической единицы, т.е„ установка в нулевое состояние происходит в обратном направлении.

При обнулении первого бистабильного элемента 2„ группы на выходе элемента НЕ 36 формируется импульс заема. Если при этом окончена подача сигнала операнца на вход 61 вычитания (вычитающее), все бистабильные элементы ?. группы устанавливаются

1 в единичное состояние, в противном случае и-й бистабильный элемент 2

ll группы остается в нулевом состоянии.

Импульс заема подается также на вход

60 заема следующего (j+1)-ro блока.

Если в этом блоке окончена подача сигнала операндов„на входы 61 и 62 вычитания, то в нулевом состоянии переключается соответствующий бистабильный элемент 2; группы, в противном случае происходит запоминание импульса заема с помощью второго бистабильного элемента 9. Импульс заема вторичио формируется на выходе формирователя 13 после окончания подачи сигнала операндов на входы 61 и 62 вычитания этого же блока, Рассмотренное устройство дает технический эффект, заключающийся в повышении быстродействия как при сложении, так и при вычитании. длительностей импульсов, Формула изобретения

Устройство для сложения длительностей импульсов, содержащее k блоков суммирования, каждый из которых содержит два бистабильных элемента, четыре формирователя импульсов, восемь элементов И, четыре элемента ИЛИ,пять элементов НЕ, элемент ИЛИ-НЕ, группу из и бистабильных элементов, две группы по п элементов И и две группы по и элементов ИЛИ, причем в каждом

1548796

15

25

35

45

55,)-м (1<,!Ж) блоке суммирования каждый

i-й (1 i

ИЛИ второй группы, а выходом — к первому входу (i+I)-го элемента ИЛИ второй группы, первый вход каждого

i-элемента ИЛИ первой группы, кроме

n-ro элемента, соединен с выходом (i+1)-го элемента И второй группы, вторые входы элементов И второй группы подключены к выходу второго элемента И и первому входу п-го элемента ИЛИ второй группы, .вторые входы элементов ИЛИ первой группы соединены с шиной обнуления устройства и первыми входами первого и второго элементов ИЛИ, подключенных выходами к входам обнуления первого и второго бистабильных элементов, первый бистабильный элемент соединен входом установки в "1" с выходом третьего элемента И, а инверсным выходом — с входом первого формирователя импуль сов, соединенного выходом с первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу четвертого элемента И, соединенного первым входом с выходом первого элемента HF. и вторым входом первого элемента ИЛИ, а вторым входом — с первым входом третьего элемента И и входом переноса (g-1)-го блока суммирования, причем второй бистабильный элемент подключен инверсным выходом к входу второго формирователя импульсов, а входом установки в "1" — к выходу пятого элемента И, соединенного первым входом с входом заема ()+I)-го блока суммирования и первым входом шестого элемента И, второй вход которого подключен к выходу второго элемента HE и второму входу второго элемента ИЛИ,выход первого элемента

И второй группы соединен с входом третьего формирователя импульсов,подключенного выходом к первому входу второго элемента И и входу третьего элемента HF выход которого является вьгходом заема j-го блока суммирования и соединен с вторыми входами первых п-1 элементов ИЛИ второй группы и первым входом седьмого элемента И, подключенного выходом к второму входу n-ro элемента ИЛИ второй группы, а вторым входом — к выходу элемента ИЛИ-HF. и входу четвертого элемента HF, выход которого соединен с вторым входом второго элемента И, причем выход п-го элемента И первой группы подключен через четвертый формирователь импульсов к первому входу первого элемента И и входу пятого элемента НЕ, выход которого является выходом переноса

j-ro блока суммирования и соединен с первым входом восьмого элемента

И и с третьими входами всех элементов ИЛИ первой группы, кроме первого и второго элементов, а выход восьмого элемента И подключен к третьему входу первого элемента ИЛИ первой группы, о т лич.ающ е е с я тем, что, с целью повышения быстродействия, в каждый 1-й блок суммирования введены с девятого по четырнадцатый элементы И, пятый элемент ИЛИ, с шестого по одиннадцатый элементы .НЕ, элемент И-НЕ и третья группа . из

n/2-1 элементов И, причем каждый k-й (1 k (n/2-) элемент И третьей группы подключен первым входом к прямому выходу 2k-го бистабильного элемента группы, вторым-входом — к выходу девятого элемента И, первому входу четвертого элемента ИЛИ и третьим входом первого и второго элементов ИЛИ второй группы, а выходом — к третьим входам (2k+1)-ro и (2k+2)-го элементов ИЛИ второй группы, причем четвертый элемент ИЛИ подключен выходом к второму входу n-ro элемента И первой группы, а вторым входом — к выходу первого элемента И, соединенного пер! вым входом с первым входом девятого элемента И, а вторым входом — с выходом третьего элемента ИЛИ и входом шестого элемента НЕ, выход которого подключен к второму входу восьмого элемента И, соединенного третьим входом с выходом элемента И-HF, и входом седьмого элемента HF. причем выход седьмого элемента HF, соединен с вторым входом девятого элемента И и пер/ вым входом пятого элемента ИЛИ,подключенного вторым входом к выходу

1548796

Составитель С.Казинов

Редактор В.Петраш Техред А.Кравчук Корректор М. Кучерявая

Заказ 1 42 Тираж. 557 .Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 десятого элемента И и третьему входу третьего элемента ИЛИ, третьим входом — к выходу одиннадцатого элемента И и четвертому входу третьего элемента ИЛИ, а выходом — к входу перво5 го элемента НЕ и второму входу третьего элемента И, причем десятый элемент

И соединен первым входом с шиной сложения первого операнда устройства,пер-10 вьм входом элемента И-HE и входом восьмого элемента HF., выход которого подключен к первому входу десятого элемента И одиннадцатыи элемент И соединен первьй входом с шиной сложе- 15 ния второго операнда устройства,вторым входом элемента И-НЕ и входом девятого элемента HE подключенного

1 выходом к второму входу десятого эле1чента И, третий элемент ИЛИ соединен

Пятым входом с выходом двенадцатого элемента И, подключенного первым входом к шине вычитания первого операнда устройства и входу десятого элемента HF а вторым входом — к выходу одиннадцатого элемента НЕ,соединенного входом с шиной вычитания второго операнда устройства и первым входом тринадцатого элемента И,подключенного вторым входом к выходу десятого элемента НЕ, а выходом — к второму входу пятого элемента И,входу второго элемента НЕ и первому входу элемента ИЛИ-HE соединенного вторым входом с выходом второго формирователя импульсов, а третьим входом — с выходом шестого элемента И, причем четырнадцатый элемент И подключен первым входом к выходу элемента И-HE вторым входом — к выходу пятого элемента HF, а выходом — к третьему входу второго элемента ИЛИ первой группы,

Устройство для сложения длительностей импульсов Устройство для сложения длительностей импульсов Устройство для сложения длительностей импульсов Устройство для сложения длительностей импульсов Устройство для сложения длительностей импульсов Устройство для сложения длительностей импульсов 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЦВМ

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к вычислительной технике

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к гибридной вычислительной технике и может быть использовано при построении специализированных вычислительных устройств , ориентированных на решение систем алгебраических дифференциальных и разностных уравнений

Изобретение относится к автоматике и .вычислительной технике

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для решения широкого класса задач исследования систем автоматического регулирования для организации аналогового управления, контроля и цепей обратной связи

Изобретение относится к электронике, автоматике, измерительной и вычислительной технике и может быть использовано в высокоскоростных аналоговых и цифровых устройствах, в частности в электронных вычислительных машинах (ЭВМ) с элементами искусственного интеллекта

Изобретение относится к автоматике и вычислительной технике и позволяет вести параллельное сложение и восстановление длительностей группы временных интервалов, что расширяет его функциональные возможности

Изобретение относится к области вычислительной техники, в частности к гибридной вычислительной технике, и может быть использовано для построения арифметических устройств параллельного действия

Изобретение относится к усилительной технике и может быть использовано в электронных вычислительных машинах и измерительной технике

Изобретение относится к вычислительной технике, например к разрядноаналоговым сумматорам и может быть использовано в качестве базового блока для синтеза матыричных умножителей, функциональных преобразователей и другихы разрядно-аналоговых устройств

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах

Изобретение относится к измерительной технике и автоматике и может быть использовано в приборостроении при суммировании нескольких сигналов с мостовых измерительных цепей и преобразовании этой суммы в ток для передачи по линии связи

Сумматор // 1772807

Изобретение относится к области вычислительной техники

Наверх