Устройство для суммирования длительностей импульсов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЦВМ. Целью изо бретения является повьппение быстродействия и расширение области применения за счет параллельного суммирования или вычитания длительностей импульсов. Устройство содержит К блоков суммирования,каждый из которых содержит п бистабильных элементов, группы элементов ИЛИ, группы элементов И, у формирователи импульсов,элементы запрета ,шины сложения, вычитания,переноса , заема. Кроме того, устройство содержит блок формирования длительностей импульсов, импульсные входы, вход управления режимами сложения и вычитания , а первый блок суммирования дополнительно содержит группы элементов И, элемент И-НЕ и два элемента НЕ. Информация в устройстве представляется в единичнр-нормальном коде . Сложение и вычитание длительностей импульсов может производиться как параллельно, так и последовательно . 1 з.п. ф-лы, 2 ил. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (sv4 G06G714

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4190070/24-24 (22) 30.01.87 (46) 15.10,88. Бюл. Р 38 (71) Винницкий политехнический институт (72) В. П. Кожемяко, С.Н. Белан, А.И. Короновский и Л.В, Белан (53) 681.335(088.6) (56) Майоров С.А. и др. Узлы вычислительной техники — Вычислительная техника, 1976,.11 6, с. 83-89.

Авторское свидетельство СССР

У 951 330, кл. С 06 G 7/1 4, 1 980. (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ ДЛИТЕЛЬНОСТЕЙ ИМПУЛЬСОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЦВМ. Целью изобретения является повышение быстродействия и расширение области при„„SU„„1 430970 А 1 менения за счет параллельного суммирования или вычитания длительностей импульсов. Устройство содержит К блоков суммирования, каждый из которых содержит п бистабильных элементов, группы элементов ИЛИ, группы элементов И, . формирователи импульсов, элементы заO прета,шины сложения, вычитания,переноса,заема. Кроме того, устройство содержит блок формирования длительностей импульсов, импульсные входы, вход управления режимами сложения и вычитания, а первый блок суммирования дополнительно содержит группы элементов И, элемент И-НЕ и два элемента НЕ. Информация а устройстве представляется в единично-нормальном коде. Сложение и вычитание длительностей импульсов может производиться как параллельно, так и последовательно. 1 з.п. ф-лы, 2 ил.

1430970

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЦВИ.

Цель изобретения — повышение быст5 родействия и расширение области применения устройства за счет параллельного суммирования или вычитания длительностей импульсов.

На фиг. 1 изображена блок-схема !р предлагаемого устройства; на фиг.2 схема блока формирования длительностей импульсов.

Устройство содержит К блоков

1 -1 суммирования, каждый из которых содержит и бистабильных элементов 2, 2 -2„ с входами 3 и 4 установки в "1" и "0" соответственно, первую группу элементов ИЛИ 5, вторую группу элементов ИЛИ 6, первую груп- 20 пу „элементов И 7, вторую группу .эле1 ментов И 8, два формирователя 9 импульсов, первый,1О и второй 11 эле менты запрета, дину 12 сложения, 1цину

l3 вычитания, шину 14 переноса, шину

15 заема, блок 16 формирования дли-. тельностей импульсов, первый 17 и второй 18 импульсные входы и вход 19 управления режимами сложения и вычитания, 30

В первый блок l„суммирования до" полнительно входят третья группа элементов И 20, четвертая группа из элементов и 21-24, элемент И-НЕ 25 и два элемента НЕ 26 и 27. Блок 16 фор- З5 .мирования длительностей импульсов, содержит с первого по третий выходы

28-30, сигнальные входы 31 и 32, управляющий вход 33, четвертый выход

34, элементы НЕ 35 и 36, элементы И щ

37-40 и элементы ИЛИ 41 и 42.

Устройство работает следующим образом.

Каждый блок 1,. -1 содержит четное количество бистабипьных элементов 45 т.е. и 2 i (i = I,Ê).

Информация в устройстве представляется в единично-нормальном коде.

Сложение и вычитание длительностей импульсов может производиться как параллельно, так и последовательно.

Для последовательного сложения длительностей импульсов на вход 19 устройства подается логический "0", а на первый 17 либо второй 18 входы устройства подают первый импульс, поступающий на первый 31 или второй 32 входы блока 16 формирования длительностей импульсов и проходящий на его выход 34, поступающий оттуда на шину

12 сложения, при этом сигнал с выхода элемента 10 запрета через элемент

ИЛИ 5 поступает на вход 3 установки в единичное состояние бистабильного элемента 21, вызывая его установку в состояние логической "1", которая появляется на единичном выходе, давая разрешение на переключение следующего бистабильного элемента и т.д.

Последний бистабильный элемент

2 при установке в состояние логической "1" дает разрешение на формирование импульса переноса с выхода схемы второго формирователя 9 импульсов, этим же импульсом все бистабипьные элементы, кроме первого в первой группе, устанавливаются в состояние логического "0" воздействием на входы

4 установки в нулевое состояние через элементы ИЛИ 6, при этом длительность ", „„, импульса определяется максимальным временем переклюиения бистабильных элементов 2 -2„. Первый, бистабильный элемент 2, не устанавли вается в состояние логического "0", только в том случае, когда входной

I импульс продолжает присутствовать на одном из двух входов 17 или 18 устройства и по окончании времени установки в состояние логической "1" . и:следнего бистабильиого элемента 2

-л первой группы, через время ь,,11,с первый бистабильнь.й элемент 2, следующей группы перейдет в состояние логической "1", а первый бистабильный элемент 21 первой группы останется в состоянии логической "1 " лишь только в том случае, если и сp, cp где t — длительность импульса на входе 17 или 18 устройства; л среднее время срабатывания одного бистабильного элемента.

Первый бистабильный элемент 2

1 первой группы остается в состоянии логической "l" так как с выхода 30 блока 16 на вход первого элемента НЕ

26 поступает сигнал логической "1", который преобразуется в логический

11 11

0 и поступает на первый вход тр еть е г о элемента И 2 3, на выходе которого также будет и р ис ут ст в о ва ть лог ич е ский "0 ", по с туп аюший ч е ре э в т ор ой элемент ИЛИ 6 на нулевой вход первого б ис т аб иль но го элемента 2 „

14309/О который, в свою очередь, не переходит в состояние логического "0"

Для последовательного вычитания длительностей импульсов в устройство

5 заносят импульс уменьшаемый. Процесс записи импульса уменьшаемого аналогичен вышеописанному режиму последовательного сложения.

При поступлении информации на шину 13 вычитания сигнал с выхода элемента 11 запрета поступает на элементы И 8 и появляется на выходах тех элементов И 8, на вторые входы которых с нулевых выходов бистабильных элементов поступает сигнал логической

"1", т.е. эти бистабильнь:е элементы находятся в состоянии логического "0".

Допустим, в декаде в состоянии логической "1" находится 1 бистабильньм 2 элементов 2, -?;, следовательно, в состоянии логического "0" находится

n i бистабильных элементов 2;„ -2„.

С нулевого выхода (i+1}-го бистабильного элемента 2; „ через элемент И 8 25 сигнал логической "1 " поступает через элемент ИЛИ 6 на вход 4 установки в нулевое состояние бистабильного элемента 21, вызывая его установку в состояние логического "0", т.е. на его нулевом выходе появляется логическая "1", давая разрешение на пе реключение следующего бистабильного элемента 2; 1, и т.д. При этом на

I единичном выходе i-го бистабильного элемента 2„ появляется логический 0" и т.д.

Первый бистабильный элемент 2„ при установке в состояние логического "0" разрешает формирование импульса пе- 4р реноса с выхода схемы первого формирователя импульсов, этим же импульсом все бистабильные элементы 2,-2„ устанавливаются в состояние логической 1ft воздействием на входы 3 уста- 45 новки в единичное состояние через элементы ИЛИ 6, при этом длительность импульса определяется максимальным временем переключения.

Последний бистабильный элемент 2 „ устанавливается в состояние логической 1" лишь в том случае, если с шины 13 вычитания в этот момент не подается единичный сигнал. На вьмоде второго элемента НЕ 27 присутствует сигнал логической "1", который через

t7 четвертый элемент И 24 и элемент ИЛИ

5 поступает на единичный вход 3 последнего бистабильного элемента 2„.

Через шину 15 заема в нулевое состояние переходит старший бистабильный элемент второй группы, находящийся в состоянии логической "1".

Для одновременного сложения двух длительностей импульсов на вход 19 устройства подается логический "0", а на первый 17 и второй !8 входы— суммируемйе импульсы. Все они поступают на входы 31-33 блока 16. В результате на выходе 34 блока 16 будет присутствовать импульс с длительностью, равной наибольшей длительности одного из суммируемых импульсов.

Таким образом, устройство может суммировать длительности импульсов, совпадающие по передним фронтам, а суммирование происходит за время, равное времени импульса с большей длительностью.

Если на первые два входа !7 и 18 устройства одновременно подаются суммируемые импульсы, то первых два бистабильных элемента 2, и 2 первой группы одновременно устанавливаются в единичное состояние за счет того, что с двух выходов 28 и 29 блока 16 на входы элемента И 21 подаются логические "1", а с выхода элемента

И 21 через элементы ИЛИ 5 единичный сигнал поступает на единичные входы

3 первых двух бистабильных элементов

2, и 2, вызывая их установку в состояние логической "1 ", которая появляется на единичных выходах, давая разрешение на переключение следующих двух бистабильных элементов 2 > и 2 .

Единичный сигнал с выхода элемента

И 7, первый вход которого подключен к единичному выходу бистабильного элемента 2 поступает на третий вход второго элемента И 20, сигнал с выхода которого через элементы ИЛИ 5 поступает на единичные входы 3 бистабильных элементов 2> и 2, тем самым вызывая их установку в состояние логической "1" и т.д.

Последний бистабипьный элемент 2„ при установке в состояние логической

"1" дает разрешение на формирование импульса переноса с выхода второго формирователя 9 импульсов. Этим же импульсом все бистабильные элементы устанавливаются в состояние логического "0" воздействием на входы 4 установки в нулевое состояние через элементы ИЛИ 6, при этом длительность импульса определяется максимальным

1430970 временем переключения бистабильных элементов.

Если на первых двух входах 17 и

18 устройства продолжают присутство-:

5 вать два импульса, то в состояние логиче ской "1 " пер еходит бистабильный элемент следующей группы, а в первой группе остаются в том же единичном состоянии первые бистабильные элементы 2 и 2, так как с выходов

28-30 блока 16 на входы элемента

И-НЕ 25 и элемента НЕ 26 подаются сигналы логической ")". На выходах элементов НЕ 26 и И-НЕ 25 появляются логические "0", поступающие через элементы И 23 и 22 и элементы ИЛИ 6 на нулевые входы 4 первых двух бистабильных элементов 2„ и 2, тем самым не вызывая их переключенйя. В дальнейшем процесс сложения происходит аналогичным образом.

С момента времени, когда импульс с меньшей длительностью заканчивается, сложение происходит так же, как и сложение при последовательном суммировании, до окончания импульса с большей длительностью., . Дпя параллельного вычитания двух длительностей импульсов на вход 19 устройства подают сигнал логической

"1", а на первый 17 и второй !8 входы устройства соответственно подают импульс -уменьшаемого и импульс вычитаемого, причем моменты присутствия обоих импульсов должны соответство вать условиям

t1(tr «Ф

О, приt1 "0 где и — время присутствия импульса вычитаемого, 45

t< время присутствия импульса уменьшаемого.

Таким образом, время присутствия вычитаемого импульса не выходит за . рамки времени присутствия уменьшаемо

ro импульса.

Блок 16 на выходе 34 формирует импульс, длительность которого соответствует времени t t — t присутст3 вия только уменьшаемогб импульса. Вре-55 мя присутствия одновременно двух импульсов не учитывается. Если импульсы по передним фронтам не совпадают, то на выходе блока 16 будет присутствовать два импульса с длительностями, соответственно равными длительности от переднего фронта уменьшаемого импульса до переднего фронта вычитаемого импульса и от заднего фронта вычитаемого импульса до заднего фронта уменьшаемого импульса, т.е. блок 16 вырезает длительность импульса (двух импульсов), полученного в результате вычитания ° Полученный импульс поступает на шину сложения и в. дальнейшем процесс записи происходит аналогично. процессу последовательного суммирования, описанного вышее.

Таким образом, устройство может последовательно и параллельно суммировать и вычитать длительности импульсов.

Блок 1 6 формирования импульса сложения и вычитания работает следующим образом.

В режимах сложения на вход 33 по-. дается логический "0", а на входы 31 и 32 подаются логические "1 ", посту-, пающие через элементы И 38 и 39 (за счет присутствия на выходе элемента

НЕ логического "0") на входы элемента ИЛИ 41 и на выходы 28 и 29 . С выхода элемента ИЛИ 41 единичный сигнал поступает на выход 30 и через элемент ИЛИ 42 — на выход 34 блока

16. Если присутствует один импульс на одном из двух входов блока 16, то на выходе элемента ИЛИ 4! также будет присутствовать логическая "1 ".

В режиме параллельного вычитания на вход 32 блока 16 подается логическая "1 ", поступающая также на вход элемента И 37. С выхода элемента НЕ 35 на вторые выходы первого и второго элементов И 38 и 39 поступает логический "0". Следовательно, на выходе элемента ИЛИ 41 и выходах

28 и 29 присутствует логический "0".

Если на выходе 30 присутствует импульс, а на входе 31 импульс не присутствует, то на первый вход элемента И 40 с первого выхода 30 блока 16 и на второй вход с выхода второго элемента НЕ 36 поступает логическая

"1 ". С выхода элемента И 40 через элемент И 37 и второй элемент ИЛИ

42 единичный сигнал поступает на выход 34 блока 1 6. Если импульсы присутствуют на первых двух входах 31 и

32 блока 16, то на выходе элемента

И 40 будет присутствовать логический 0, который также поступает на вы= ход 34 блока 16.

Формула изобретения

Устройство для суммирования длительностей импульсов, содержащее

К блоков суммирования, каждый из которых содержит и бистабильных элемен- 10 тов, два элемента запрета, два формирователя импульсов, две группы по и . элементов И и две группы по п элементов ИЛИ, причем в каждом j-м (j l К) блоке суммирования единичный выход 15 -го (д = l,п) бистабильного элемента подключен к первому входу i-го элемента И первой группы, соединенного выходом с первым входом (д+1)-го элемента ИЛИ первой группы, выход ко- 20 торого подключен к входу установки в

"1" (+1)-го бистабильного элемента, соединенного нулевым выходом с пер- вым входом (i+I)-ro элемента И второй . группы, подключенного выходом к пер- 25 вому входу i-ro элемента ИЛИ второй группы, выход которого соединен с входом установки в "0" i-го бистабильного элемента, причем выход первого элемента ИЛИ первой группы под- 30 ключен к входу установки в "1 " первого бистабильного элемента, соединенного нулевым выходом с первым входом первого элемента И второй группы, подключенного выходом к входу первого формирователя импульсов, причем вторые входы элементов И первой группы и первый вход первого элемента ИЛИ первой группы соединены с выходом первого элемента запрета, подключенного первым входом к вторым входам с третьего по и-й элементов ИЛИ второй группы и выходу второго формирователя импульсов, соединенного входом с выходом n-ro элемента И первой

45 группы, а вторые входы элементов И второй группы и второй вход и-го элемента ИЛИ второй группы подключены к выходу второго элемента запрета, соединенного первым входом с выходом рервого формирователя импульсов и вторыми входами с первого по (n-1)-й элементов ИЛИ первой группы, причем в каждом -м блоке суммирования, за исключением первого блока, выход первого формирователя импульсов подкгао55 чен к второму входу и-го элемента

ИЛИ первой группы, выход второго формирователя импульсов соединен с вторыми входами первого и второго элементов ИЛИ второй группы, вторые входы первого и второго элементов запрета j-го блока суммирования подключены к выходам второго и первого формирователей импульсов (j-1)-го блока суммирования соответственно, а вторые входы первого и второго элементов запрета первого блока суммирования соединены с шинами сложения и вычитания устройства соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и расширения области применения за счет параллельного суммирования или вычитания длительностей импульсов, в него введен блок формирования длительностей импульсов, а первый блок суммирования, дополнительно содержит третью группу из (и — 2)/2 элементов И, четвертую группу из четырех элементов И, два элемента НЕ и элемент И-НЕ, при этом блок формирования длительностей импульсов подключен первым и вторым сигнальными входами к первому и второму импульсным входам устройства, управляющим входом — к входу управления режимами сложения и вычитания устройства, первым и вторым выходами соответственно к первым и вторым входам элементов И третьей группы, первому и второму входам первого элемента И четвертой группы и первому и второму входам элемента И-НЕ, третьим выходом — к входу первого элемента

НЕ, а четвертым выходом — к второму входу первого элемента запрета первого блока суммирования, причем в первом блоке суммирования выход первого элемента И четвертой группы соединен с третьими входами первого. и второго элементов ИЛИ первой группы, второй элемент И четвертой группы подключен выходом к второму входу второго элемента ИЛИ второй группы, первым входом — к выходу элемента H-НЕ, а вторым входом — к выходу второго формирователя импульсов и первому входу третьего элемента И четвертой группы, соединенного вторым входом с выходом первого элемента НЕ, а выходом — с вторым входом первого элемента ИЛИ второй группы, при этом четвертый элемент И четвертой группы подключен выходом к второму входу и-го элемента ИЛИ первой группы, первым входомк выходу первого формирователя импульсов, а вторым входом — к выходу

1430970

l0 второго элемента НЕ, соединенного входом с шиной вычитания устройства, при этом каждый 1-й (1 с 1 (n-2) -2) элемент И третьей группы подключен третьим входом к выходу (2 — 1)-го

5 элемента И первой группы, а выходомк третьему входу 2 (1+1)-ro элемента

ИЛИ первой группы.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок формирования длительностей импульсов содержит четыре элемента И, два элемента ИЛИ и два элемента НЕ, причем ггервый элемент НЕ подключен входом к управляющему входу блока формирования длительностей импульсов и первому входу первого элемента И, а выходомк первым входам второго и третьего элементов И, причем второй элемент И 20 соединен вторым входом с первым сигнальным входом блока формирования длительностей импульсов и первым входом четвертого элемента И, а выходом — с первым выходом блока формирования длительностей импульсов и первым входом первого элемента ИЛИ, подклЬченного вторым входом к выходу третьего элемента И и второму выходу блока формирования длительностей импульсов, а выходом — к первому входу второго элемента ИЛИ, соединенного вторым входом с выходов первого элемента И, второй вход которого подключен к выходу четвертого элемента И, соединенного вторым входом с выходом второго элемента НЕ, подключенного входом к второму входу третьего элемента И и второму сигнальному входу блока формирования длительностей импульсов, а выходы первого и второго элементов ИЛИ соединены соответственно с третьим и четвертым выходами блока формирования длительностей импуль сов.

1430970

Составитель С. Казинов

Техред Л. Сердюкова Корректор Л. Патай

Редактор А. Ревин

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 5344/51

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4