Эмиттерно-связанный элемент

 

Изобретение относится к импульсной технике и может быть использовано при построении микросхем ЭСЛ- типа. Цель изобретения - повышение быстродействия. Эмиттерно-связанный элемент содержит четыре транзистора, четыре резистора и диод. Введение четвертого транзистора,четвертого резистора и диода позволяет повысить быстродействие эмиттерно-связанного логического элемента на высоких частотах повторения входного сигнала за счет возможности уменьшения выходного логического перепада путем значительного уменьшения зависимости изменения тока, задаваемого генератором тока, от изменения напряжений входного сигнала. 1 ил.

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИХ (1)5 H 03 К 19/086

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМ

flPH ГКНТ СССР (21) 4473021/21 (22) 04.08.88 (46) 23.02.91. Бюп. Р 7 (72) М.О.Ботвиник, С.Л.Лавров и М,П.Сахаров (53) 621.374(088 .8) (56) Алексенко А.Г., Нагурин И.И.

Микросхемотехника. — M. Радио и связь, 1982, с.71, рис.2.19 а.

Абрайтис В ° -Б.Б. и др. Микропроцессорный комплект. БИС высокого быстродействия К 1800. — М.: Радио и связь, 1986, с.33, рис.2.4. (54) ЭМИТТЕРНО-СВЯЗАННЫЙ ЭЛЕМЕНТ (57) Изобретение относится к импульсной технике и может быть исполь Изобретение относится к импульсной технике и может быть использовано при цостроении микросхем ЭСЛ-типа.

Цель изобретения — повышение быстродействия эмиттерно-связанного элемента на высоких частотах повторения сигнала при той же потребляемой мошности за счет возможности уменьшения выходного логического перепада, которая реализуется из-за значительного уменьшения зависимости изменений тока, задаваемого генератором тока, от изменения напряжений входного сигнала.

На чертеже приведена электрическая принципиальная схема эмиттерно-связанного элемента.

„„SU„„jt 6299 5 А 1

2 зовано при построении микросхем ЭСЛтипа. Цель изобретения — повьппение быстродействия. Эмиттерно-связанный элемент содержит четыре транзистора, четыре резистора и диод. Введение четвертого транзистора, четвертого резистора и диода позволяет повысить быстродействие эмиттерно-связанного логического элемента на высоких частотах повторения входного сигнала за счет возможности уменьшения выходного логического перепада путем значительного уменьшения зависимости изменения тока, задаваемого генератором тока, от изменения напряжений входного сигнала. 1 ил .

Эмиттерно-связанный элемент содержит первый 1 и второй 2 резисторы, каждый из которых подключен первым выводом к шине 3 питания, первый

4 и второй 5 транзисторы, эмиттеры которых объединены, второй вывод резистора 1 соединен с коллектором транзистора 4 и первым выходом 6 элемента, второй вывод резистора 2 соединен с коллектором транзистора 5 и вторым выходом 7 элемента, третий транзистор 8, змиттер которого через третий резистор 9 соединен с обшей шиной 10 база транзистора 8 подключена к первой нине 11 опорного напряжения, база транзистора 5 подключена к второй шине 12 опорного напряжения, 1629985 база транзистора 4 подключена к входу

13 элемента первый вывод четвертого резистора 14 и анод диода 15 подключены к объединенным эмиттерам транзисторов 4 и. 5, второй вывод резистора

14 соединен с базой четвертого транзистора 16, коллектор которого соединен с катодом диода 15, а эмиттер транзистора 16 подключен к коллекто-. 10 ру транзистора 8.

Эмнттерно-связанный элемент работает следующим .образом.

При подаче, на вход 13 элемента напряжейия входного сигнала низкого 15 уровня (уровня логического "0") ток в базу транзистора 4 не течет — транзистор 4 закрыт, транзистор 5 открыт за счет управления гоком от ис= е ° точника опорного напряжения, а ток 20 от шины 3 питания к общей шине 10 через резистор 2, открытый транзистор

5, резистор 14, диод 15 и транзистор

16 определяется генератором тока, выполненным на резисторе g и транзисто- 25 ре 8, который управляется от источника опорного напряжения. Напряжение на коллекторе транзистора 4 и выходе

6 элемента повышено на величину логического перепада (это напряжение выходного сигнала высокого уровня уровня логической "1"), напряжение на коллекторе транзистора 5 и выходе

7 элемента понижено на величину логического перепада (это напряжение выходного сигнала низкого уровня — уровня логического 0 ) °

При подаче на вход 13 элемента напряжения входного сигнала высокого 40 уровня (уровня логической "1") ток в базу транзистора 5 от источника опорного напряжения не течет — транзистор

5 закрыт„ от входа 13 ток течет в базу транзистора 4 - транзистор 4 от- 45 крыт, а ток от шины 3 питания к общей шине 10 через резистор 1, открытый транзистор 4, резистор 14, диод

15 и транзистор 16 определяется генератором тока, выполненным на резисторе 9 и транзисторе 8. Напряжение на коллекторе транзистора 4и выходе 6 элемента понижено на величину логического перепада (это напряжение выходного сигнала низкогоуровня -уровня логичес55 кого "0"), напряжение на коллекторе транзистора 5 и выходе 7 элемента повышено на величину логического пере.пада .(это напряжение выходного сигнала высокого уровня — уровня логической "1") .

Каскад на транзисторе 16, резисторе 14 и диоде 15 постоянно поддерживает режим транзистора 16 на границе активного режима и режима насыщения. При этом при изменении напряжения входного сигнала на входе 13 от напряжения, равного напряжению источника опорного напряжения, до напряжения более высокого значения (и на оборот) происходит такое же изменение напряжения на объединенных эмиттерах, а изменение напряжения на коллекторе транзистора 8 уменьшается за счет работы каскада на транзисторе 16. Это позволяет уменьшить изменения тока генератора тока на транзисторе 8.

Так как каскад на транзисторе 16, резисторе 14 и диоде 15, включенный последовательно между коллектором транзистора 8 генератора тока и объединенными эмиттерами транзисторов 4 и 5, все время поддерживает режим транзистора 16 на границе насыщения,, то диффузионная емкость прямосмещенного р-и перехода база-эмиттер транзистора 16 достаточно велика (ввиду значительного объемного заряда неосновных носителей в цепи транзистора

16) — настолько, что постоянная времени цепи последовательно включенных резистора 14 и вышеупомянутой емкости имеет значительную величину. Соответственно и быстродействие каскада на вновь введенньк элементах достаточно низкое. Поэтому для изменений напряжения входного сигнала с достаточно высокой частотой повторения, период следования которой менее постоянной времени вновь введенной цепи резистора 14 и емкости база-эмиттер транзистора 16, эти изменения напряжения входного. сигнала повторяются на объединенньк эмиттерах транзисторов 4 и 5,но срабатываются со значительным ослаблением вновь введенным каскадом на коллекторе транзистора 8 генератора тока, что позволяет генератору тока значительно уменьшить зависимость

rенерируемого им тока от изменений входного сигнала. А это, в свою очередь,.позволяет повысить быстродействие эмиттерно-связанного элемента при той же потребляемой мощности путем уменьшения выходньк логических перепадов за счет уменьшения величин

Составитель А.Янов

Техред Л.Сердюкова Корректор И.Эрдейи

Редактор Н.Тупица

Заказ 443 тираж 456 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

5 162998 сопротивлений нагрузочных резисторов 1 и 2.

Формула изобр етения

Эмиттерно-связанный элемент, содержащий первый и второй резисторы, первые выводы которых подключены к шине питания, первый и второй транзисторы, эмиттеры которых объединены, второй вывод первого резистора соединен с коллектором первого транзистора и первым выходом элемента, второй вывод второго резистора соединен с коллектором второго транзистора и вторым выходом элемента, тр етий транзистор, эмиттер которого через тоетий резистор соединен с общей шиной, 5 6 база третьего транзистора подключена к первой шине опорного напря ения, база второго транзистора подключена к второй шине опорного напряжения, база первого транзистора подключена к входу элемента, о т л и ч а ю щ и йс я,тем, что, с целью повышения быстродействия, введены четвертый транзистор, диод и четвертый резистор, причем первый вывод четвертого резистора и анод диода подключены к эмиттеру первого транзистора, второй вывод четвертого резистора соединен с базой четвертого транзистора, коллектор которого соединен с катодом диода, а эмиттер четвертого транзистора подключен к коллектору третьего транзистора.