Способ получения слоев оксинитрида кремния

 

Способ получения слоев оксинитрида кремния, включающий очистку полупроводниковой подложки, плазмохимическое осаждение слоев из смеси газов моносилан, аммиак и закись азота на нагретую подложку, отличающийся тем, что, с целью улучшения качества диэлектрика за счет уменьшения электропроводности и повышения электрической прочности, плазмохимическое осаждение слоев ведут при активации высокочастотным разрядом смеси аммиака и закиси азота при соотношении газовых потоков 0,075 - 0,15 и удельной мощности высокочастотного разряда 5 - 10 Вт/см3, а подложку нагревают до 90 - 250oC.



 

Похожие патенты:

Изобретение относится к области технологии полупроводников и может быть использовано для осуществления электронной и химической пассивации поверхности полупроводниковых соединений A3B5 и приборов на их основе, а также для подготовки поверхности этих полупроводниковых соединений для последующего эпитаксиального выращивания на ней нитрида галлия GaN
Изобретение относится к технологии получения пленочных диэлектриков, из которых наиболее широко используемым является нитрид кремния (Si3N4)

Изобретение относится к области технологии полупроводников и может быть использовано для осуществления электронной и химической пассивации поверхности полупроводникового соединения GaSb и приборов на его основе

Изобретение относится к технологии полупроводников и может быть использовано для осуществления электронной и химической пассивации поверхности антимонида галлия
Изобретение относится к технологии изготовления мощных кремниевых транзисторов, в частности к способам получения диэлектрических пленок нитрида кремния

Изобретение относится к микроэлектронике, в частности к технологии производства полупроводниковых приборов и интегральных схем, и предназначено для получения подзатворных окисных слоев КМОП-интегральных схем, полупроводниковых приборов, а также окисных слоев, применяемых в качестве изоляции активных элементов в интегральных и дискретных структурах

Изобретение относится к области изготовления структур на полупроводниках А3В5
Изобретение относится к способам устранения причин замыкания между проводящими уровнями в интегральных схемах (ИС) с целью увеличения выхода годных ИС и может найти применение в микроэлектронике

Изобретение относится к области технологии изготовления интегральных схем-для вычислительной техники, в частности к способу изготовления структуры затвора для МНОП-элементов памяти постоянных электрически перепрограммируемых запоминающих устройств Цель изобретения - повышение времени хранения за счет уменьшения скорости растекания информационного заряда
Наверх