Устройство для суммирования @ последовательных чисел

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах последовательного типа и в преобразователях кодов. Целью изобретения является расширение области применения устройства за счет возможности суммирования последовательности чисел, подаваемых младшими разрядами вперед. Устройство для суммирования п последовательных чисел содержит тактовый генератор 1, два элемента И 2, 3, распределитель 4 импульсов, группу элементов И 5, два элемента ИЛИ 6, 7, реверсивный счетчик 8, коммутатор 9, регистр 10 сдвига, вход 11 разрешения приема информации , вход 12 слагаемых и вход 13 синхронизации подачи последовательных чисел. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 6 06 F 7/50

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

СО

Cd

О

О

СО

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4748927/24 (22) 11.10.89 (46) 07.10.91. Бюл. М 37 (71) Научно-производственное объединение

"Ротор" (72) В. Г. Дровянников (53) 681.325(088.8) (56) Авторское свидетельство СССР

O 959069, кл. G 06 F 7/50, 1980.

Авторское свидетельство СССР

ЬЬ 1580350, кл. 6 06 F 7/50, 1988. (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ

N ПОСЛЕДОВАТЕЛЪНЫХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано в,, SU „, 1683008 А1 вычислительных устройствах последовательного типа и в преобразователях кодов.

Целью изобретения является расширение области применения устройства за счет возможности суммирования последовательности чисел, подаваемых младшими разрядами вперед. Устройство для суммирования и последовательных чисел содержит тактовый генератор 1, два элемента И 2, 3, распределитель 4 импульсов, группу элементов И 5, два элемента ИЛИ 6, 7, реверсивный счетчик 8, коммутатор 9, регистр 10 сдвига, вход 11 разрешения приема информации, вход 12 слагаемых и вход 13 синхронизации подачи последовательных чисел.

1 ил.

1683008

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах последовательного типа и в преобразователях кодов.

Целью изобретения является расширение области применения устройства эа счет возможности суммирования последовательных чисел, подаваемых младшими разрядами вперед, Функциональная схема устройства представлена на чертеже.

Устройство для суммирования и последовательных чисел содержит тактовый генератор 1, первый и второй элементы И 2, 3, распределитель 4 импульсов, группу из и — 1 элементов И 5 (n — количество входных чисел), первый и второй элементы ИЛИ 6 и 7, реверсивный счетчик 8, коммутатор 9 и регистр 10 сдвига, соединенные между собой функционально. Устройство имеет вход 11 разрешения приема информации, и входов

12 слагаемых и вход 13 синхронизации подачи последовательных чисел.

Устройство работает следующим.образом.

Коммутатором 9 выбирается режим работы устройства с последовательными кодами, поступающими старшими или младшими разрядами вперед, Состояние коммутатора, представленное на чертеже, обеспечивает режим приема кодов старшими разрядами вперед..При отсутствии разрешающего прием информации сигнала на входе 11 и сигнала синхронизации подачл последовательных чисел на входе 13 устройства реверсивный счетчик 8 и распределитель 4 импульсов находятся в нулевом состоянии. При поступлении разрешающего сигнала на вход 11 реверсивный счетчи

8 переводится в рабочее состояние, При поступлении на вход 13 сигнала синхронизации подачи последовательных чисел на входе 12 слагаемых формируются значения первых разрядов суммирующих чисел, при этом на первые k входов (О< k

После поступления сигнала синхронизации на вход 13 распределитель 4 импульсов с выдержкой, позволяющей входным сигналам установиться, вырабатывает последовательно n+1 сигналов. Первый сигнал осуществляет сдвиг информации в реверсивном счетчике 8 и регистре 10 сдвига, причем в реверсивном счетчике 8 при приеме младшими разрядами вперед осуществляется сдвиг вправо (при атом младший разряд реверсивного счетчика 8 сдвигается

15 выработки и+1 слгналов распределитель 4

B регистр 10 сдвига), а пр. приеме кодов старшими разрядами вп; =,и осуществляется сдвиг влево и прибавление значения разряда первого слагаемого, Следующие сигналы поступают последователь о на первые входы и — 1 элементов Yl 5 и осуществляют прибавление (или выч:ròание) значений разрядов чисел к содержимому реверсивного счетчика 8, Последний (и+1)-й импульс с распределителя 4 импульсов осуществляет прибавление значения разряда первого числа к copeð..ë" мому реверсивного счетчика 8, если установлен режим приема чисел младшими разрядами вперед. После импульсов останавливается, а после окончания сигнала синхрониэацил подачи последовательных чисел на входе 13 устанавливается в исходное положение, Частота генератора 1 выбирается, исходя из быстродействия применяемых элементов, а длительность сигнала синхронизации подачи последовательных чисел на входе 13 формируется с таким расчетом, чтобы за время его действия успевали выработаться все n+1 сигналов распределителя 1 импульсОВ.

При поступлении нового сигнала синхронизации í"вх,од 13 и следующих разрядов последовательных чисел на входе 12 цикл повторяется. Пссле окончания rn циклов в случае, еслл установлен режим приема чис-... старшими разрядами вперед, результат;.ложения и последовательных rn-разрядных чисел можно считать в параллельном коде чтением разрядов реверсивного счетчика 8 или в последовательном коде, подавая на вход реверсивного счетчика 8 команды сдвига и считывая поочередно разряды рез, льтата. Если установлен режим приема чисел младшими разрядами вперед, то результат вычислений можно считывать в том же коде с выхода пеового разряда реверсивного с ;етчика 8 параллель„о с приемом задержкой на n+ период частоты тактового генератора 1 или после окончания приема Всех разрядов чи сел в параллельном коде с выходов". регистоа

10 сдвига и реверсивного счетчика 8.

Предлагаемое устройство позволяет при высоком быстродействии осушествлять операции сложения и вычитания произвольного количества аргументов, представленных в последовательном коде, подаваемых или старшими, или младшими разрядами вперед, преобразовывать последовательные коды, подаваемые как старшими, так и младшими разрядами вперед, в параллельный код, а также преобразовывать последовательный код подаваемыймладшими 1683обд

Составитель В. Гусев

Редактор Т. Юрчикова Техред М,Моргентал Корректор С. Шевкун

Заказ 3413 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 разрядами вперед, в последовательный код, подаваемый старшими разрядами впе, ред и наоборот. а

Формула изобретения

Устройство для суммирования и последовательных чисел, содержащее тактовый генератор, первый элемент И, распределитель импульсов, группу из и-1 элементов И (и — количество входных чисел), первый и второй элеь;.;нты ИЛИ и реверсивный счетчик, вход сложения которого соединен с выходом первого элемента ИЛИ, вычитающий вход — с выходом второго элемента ИЛИ, а установочный вход — с входом разрешения приема информации устройства, вход синхронизации подачи последовательных чисел которого соединен с управляющим входом распределителя импульсов и с первым входом первого элемента И, второй вход которого соединен с выходом актового генератора, а выход первого элемента И соединен с информационным входом распределителя импульсов, первый выход которого соединен с входом управления параллельной записью информации реверсивного счетчика, выходы с второго по и-й распределителя импульсов соединены соответственно с первыми входами элементов

И группы, вторые входы которых соединены соответственно с информационными входами с второго по и-й устройства, выходы пер- вых (k-1)-го (0< k

ИЛИ, а выходы остальных (и — k) элементов И группы соединены с входами второго элемента ИЛИ, о т л и ч а ю щ е е с я тем, что, с

5 целью расширения области применения устройства эа счет воэможности суммирования последовательных чисел, подаваемых младшими разрядами вперед,.в него введены коммутатор, первый вход которого сое10 динен с первым информационным входом: устройства, остальные (logan) входов соединены с (!оо2п1 выходами младших разрядов реверсивного счетчика, а первая группа из (logzn)+1 выходов коммутатора соединена с

15 (logan)+I младшими разрядами информационных входом реверсивного счетчика, второй элемент И, первый вход которого соединен с (п+1)-и выходом распределителя импульсов, а выход второго элемента И со20 единен с k — мвходом первого элемента ИЛИ, и регистр сдвига, установочный вход которого соединен с входом разрешения приема информации устройства, вход синхронного сдвига вправо — с первым выходом распре25 делителя импульсов,.последовательный информационный вход — с вторым выходом

ВТороА группы из (092п}» 1 выходов KoMMу". татора, первый выход второй группы которого соединен с вторым входом второго

30 элемента И, а остальные (logan)-1 выходы этой. группы соединены соответственно с (logged-1 младшими разрядами информационных входов реверсивного счетчика.