Патент ссср 413530

 

-ь °, i

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

4I3 530

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

Заявлено 26Л 1.1972 (№ 1800650 18-24) с присоединением заявки №

Приоритет

Опубликовано 30.1.1974. Бюллетень № 4

Дата опубликования описания 29Х.1974

М, !y,l, (i l lс 29 00

Гасударственный комитет ь

Сонета Министров СССР оо делам изобретений и открытий

УДК 681.327.17(088.8) Авторы изобретения

В. К. Иванов, Т. M. Лоза и О. М. Терешин

Заявитель

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗА11ОМИИА1ОЩЕГО БЛОКА

/ л

Изобретение относится к ",апомипающпм устройствам.

Известно устройство для контроля запоминающего блока, содсржащее выходной регистр, вход которого подключен к выходу запоминающего блока, а выход — к одному входу схемы сравнения, счетчик адресов, разряд ные выходы которого подсоединены к блоКу ОСтаНОВа ПО адрЕСу И ЗаПОМИНа|Ощеьиу бЛОку, а вход — к блоку управления.

Предлагаемое устройство отан|чается от известного тем, что оно содержит преобразователь, вход которого подключен к выходу запоминающего блока, счетчик кон грольного кода, один из входов которого подсоединен и выходу преобразователя, другой -- к блоку управления, а выход — к другому входу схемы сравнения, к запоминающему блоку и к входу дополнителы о введенного в устройство блока останова llo контрольному коду, выход которого п<)дкл1очен к блоку управления.

3То позволяет расширить область применения устройства — использовать его для контроля оперативных запоминающих блоков и повысить эффективность контроля, т, е. осуществлять контроль»е только по модулю 2, но и по контрольной сумме определенного массива чисел, считываемых с 33110 IIIII IIQIIjc . блока.

Иа чертеже показана блок-схема предложенного устройства.

Устройство содержит преобразователь 1, который состоит из коммутатора 2 и преобразователя 3 параллельного кода в последо11ательпый счетчик 4 контрольного кода, счетчик 5 адресов, блок 6 останова по заданному адресу, блок 7 останова по контрольному коду, блок 8 управления, проверяемый

10 з,|помпнающий блок 9, выходной регистр 10 параллсльпого действия и схема 1! сравне1! I I Я.

11ри этом вход преобразователя 1 подклю1сн к проверяемому запоминающему блоку 9.

15 Входы 12 и 13 счетчика 4 подсоединены соответственно к блоку 8 управления и выходу преобразователя 1, а выход счетчика 4 — к входу блока 7 останова по контрольному коду

il блоку 9. Одни входы схемы сравнения под20 ключены и выходному регистру 10, другие— к выходу счетчика 4.

При проверке постоянного запоминающего блока (ПЗБ) устройство работает следующим ооразом.

25 Коммутатор 2 преобразователя 1 подключает к счетному входу счетчика 4 контрольного кода выход преобразователя 3 .параллельного кода в последователы|ый. В счетчик 5 адресов вводится начальный адрес проверяе30 мого массива постоянной информации, а ко413530 нечный адрес данного массива устанавливается в блоке 6 останова по заданному адресу.

В блоке 7 останова по контрольному коду устанавливается контрольный код данного массива, т. е. суммарное число единиц всех разрядов этого массива.

По команде «Пуск» блок 8 управления выдает импульс в блок 9 на считывание числа по начальному адресу. Считанное число поступает на счетные входы регистра 10 и на входы преобразователя 1. Все единицы числа в последовательном коде подаются па счетный вход счетчика. Одновременно происходит сравнение содержимого счетчика 5 с конечным адресом, хранимым в блоке останова по заданному адресу, и содержимого счетчика 4 с содержимым блока останова по контрольно»у коду. Если сравнения не произошло, то блок управления прибавляет единицу в счетчик адресов и цикл повторяется, но уже по следующему адресу.

Таким образом, счетчик 5 последовательно перебирает все адреса массива, счетчик 4 контрольного кода подсчитывает сумму единиц всех разрядов проверяемого массива, а выходной регистр 10 хранит поразрядную сумму по модулю 2 того же массива.

Команда «Останов» появляется тогда, когда содержимое счетчика 5 сравняется с содержимы м блока 6 или содержимое счетчика 4 с содержимым блока 7. В первом случае разница между содержимым блока останова по контрольному коду. и счетчиком контрольного кода показывает общее количество ошибок при считывании чисел всего массива. Искажение информации при считывании чисел из

ПЗБ в этом случае происходит из-за неправильного чтения единиц в разных разрядах.

Во втором случае разница между содержимым блока останова по контрольному коду и табличным значением контрольного кода того адреса, на котором произошел «Останов», указывает количество ошибок из-за ложного чтения нулей в разных разрядах.

Разряды, в которых произошло искажение информации, можно определить при сравнении содержимого выходного регистра с суммой по модулю 2 всех чисел проверяемого массива. Количество ошибок в каждом разряде определяется аналогичным образом.

Только для этого, коммутатор 2 подключает выход ПЗБ проверяемого разряда к счетному входу счетчика 4, а в блоке 7 устанавливается контрольный код проверяемого разряда.

Таким образом, при проверке работоспособности ПЗБ, используя команду «Остапов» по двум признакам, т. е. останов по заданному адресу и останов по контрольному коду, можно определить количество ложных срабатываний при считывании чисел из ПЗБ с качественной оценкой неправильного чтения единиц или неправильного чтения нулей в каждом разряде.

Для,проверки работоспособности оперативного запоминающего блока (ОЗБ) подключается счетный вход 12 счетчика 4 и отключаетсл вход 13. В блохе 6 устанавливаетсл адрес массива ОЗБ, по которому должна быль выдана команда «Останов», а в блоке 7 число, по которому выдается команда для проверки следующего адреса. В счетчик 5 адресоВ вводитсл начальный адрес массива ОЗБ.

Проверка работоспособности ОЗБ заключается в записи — чтении — сравнении — чтении —— сравнении по каждому адресу, от начального за анного до ко нечпого .заданного массива последовательности чисел. Начальное заданное число устанавливается в счетчике 4, а конечное заданное число — в блоке 7.

15 По команде «Пуск» блок 8 управления вырабатывает,команду записи в ОЗБ числа, находящегося в счетчике 4, и кома иду чтения из ОЗБ записанного числа, которое поступает на выходной регистр 10, выходы которого по23 разрядно подключены к одним входам схемы сравнения, на другие входы схемы сравнения подается число, которое находится в счетчике 4. При равенстве содержимых счетчика 4 и регистра 10 снова выдается команда на чте25 ние числа из ОЗБ по тому же адресу. Этим достигается проверка сохранения информации в ОЗБ при многократном обращении по одному адресу. Если и в этом случае числа счетчика 4 и регистра 10 совпадают, то блок уп30 равленил добавляет единицу в счетчик 4 и снова проверяется работоспособность того же адреса ОЗБ, но с записью в него числа, отличающегося от предыдущего на единицу.

Проверка работоспособности ячеек одного и

35 того же адреса повторяется до тех пор, .пока содержимое счетчика 4 не сравняется с содержимым блока 7. В этом случае блок управления добавляет единицу в счетчик 5, а в счетчике 4 устанавливается начальное задан40 ное число. Далее идет проверка работоспособности ячеек следующего адреса ОЗБ.

В случае несовпадения чисел регистра 10 и счетчика 4 схема сравнения выдает сигнал рассогласования, а блок управления выраба45 тывает команду, которая запрещает изменение содержимого счетчика 5 и счетчика 4.

При этом идет непрерывное обращение к тому адресу ОЗБ, в котором происходит неправильная запись и чтение информации. Содер50 жимое счетчика адресов, счетчика контрольного кода и выходного регистра читаются на табло визуальной индикации. При сравнении содержимого счетчика 4 и регистра 10 определяются неисправные ячейки ОЗБ.

Предмет изобретения

Устройство длл контроля запоминающего блока, содержащее выходной регистр, вход которого подключен к выходу запоминающего

gg блока, а выход — к одному входу схемы сравнения, счетчик адресов, разрядные выходы которого подсоединены к блоку останова по адресу и запоминающему блоку, а вход — к блоку управления, о тличающееся тем, что, с целью рас413530

Составитель В. Рудаков

Корректор Н. Стельмах

Техре,i, А. Камышникова

Редактор И. Грузова

Заказ 1255 15 Изд. Л а 1238 Тирани 591 Подписное

Ц11ИИПИ Государственного комитета Совега т1инистров СССР

Ilo делам гаоп1ете1«й ii открытий

Москва, К-35, Раушскаа наб., д. 4 5

Типографии, il(). Сапунова, 2 ширения области применения устройства и повышения эффективности контроля, оно содержит преобразователь, вход которого подключен к выходу запоминающего блока, счетчик контрольного кода, один из входов которого подсоединен к выходу преобразователя, другой — к блоку управления, а выход — к друго»у входу схемы сравнения, к запоминающему блоку и к входу дополнительно введенного в устройство блока останова по контрольному коду, выход которого подключен к блоку управления.

Патент ссср 413530 Патент ссср 413530 Патент ссср 413530 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх