Устройство синхронизации

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВЕОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<11)427488 (б1) Зависимое от авт. свпдстсзьства— (22) Заявлено 19.02.71 (21) 1619457 26-9 с присоединением заявки хЪ— (32) Прпорптет—

Опубликовано 05.05.74. Бюллетень ¹ 17

Дата опубликования описания 03.12.74

151) .Х1. 1с,л. Н 04п 5 06

Государственный комитет

Совета Министров СССР нв делам иэобретений и отирвпий 53) УД1х 621.397. .335 (088.8) (72) Авторы изобретепил

Л. A. Севальнев, Е. Н. Дикарев, В. С. Игнаткин и В. С. Сургучев (71) Заявитель (54) УСТРОЙСТВО СИНХРОИЙЗАЦИИ

Изобретение относится и приемо-переда1ощей тслсвизионпой технике, может быть применено, напрнмер, в передающем компл"кте устройства для передачи сигналов звукового сопровождения в полосе частот тслевизионпого канала.

Известны устройства спихpoIIInaIIvII, содержащие последовательно включенные строчный аплитудный селектор, временной сслектор. схему импульсной автоматической подстройки паcIoxI I и фазы, формирователь-распределитель вспомогательных импульсов, а такж= кадровый селектор и формирователь амплитудного сигнала синхронизации.

Цель изобретения — ускорение вхождения в синхронизм, повышение помехозащищенности сигнала строчной синхронизации при уменьшении временного иптерва 7а, отведенного длл передачи синхроинформацпи, а также помсхоустойчивое II точное выделение кадрового синхроимпульса.

Предлагаемое устройство отличается тем, что на вход» временного селектора включена схема совпадения, на другой вход которой подаетсл сигнал с выхода триггера; его I xoи подключены к выходу схемы совпадения и формирователю-распределителю вспомогательных импульсов, один из выходов которого через блокинг-генератор подключен к сумматору, причем иа второй его вход подается сигнал с формирователя амплитудного сигнала синхронизации.

На фиг. 1 приведена блок-схс»а предлагаемого устройства; на фпг. 2 — принципиальная схема интегратора со сбросом; на фиг.

3 в блок-схема логического устройства; на фиг. 4 — временные диаграмы, поясняющие работу временного селектора; на фиг. 5 — временные диаграммы, поясняющие работу кад10 рового селектора; на фиг. б — временные диаграммы, пояспгпощие работу формирователя амплитудно-кодового сигнала синхронизации.

Первый выход строчного амплитудного селектора 1 подключен к последовательно сседипенным кадровому селектору 2, схеме быстрого

Гразирования по кадрам 3, делителю двойной строчной частоты 4, формирователю амплитудно"o сигнала синхронизации 5 и формирователю амплитудно-кодового сигнала синхро20 ппзиции 6. Второй выход строчного амп,1итудного селектора подключ=н к последовательно соединенным временному селектору 7, схеме импульсной автоматической подстройки частоты и фазы 8 и формирователю-распр"делителю вспомогательных импульсов 9. Соответствующис выходы формирователя-распределителя 9 соединены со вторыми входами схемы импульсной автоматической подстройки частоты и фазы 8, формирователя амплитуднокодового сигнала синхронизации 6, формиро65

BBTc;IB амплитудного сигнала синхронизации 5, дслнтс. я двойной строчной частоты 4 и врсмсншн 0 селектора 7, а также с другими входами !!ядрового селектора 2.

Временной селектор 7 содержит схему совпядсння 10) друГОн Вход «0!of>oII сосдннсн с выходом триггера 1!. Один вход триггера яв.г!яетс>1 0 (нов:!смен и 0 Бтог> ы 1 1 входом вп сменного селектора, я другой через лини!о за.Iep>«!li! 12 под«ля>чсll 14 Bhl (o 1 % cxcмы coBJ!2дення 10.

Кадровый селектор 2 COCJOJ т из послсдо. ватсльно в!слюченных интегратора со сбросом 18, ограничителя 14, схемы совпадения 15 и лоп1чсс«ого устройства 16. Другие входы интегратора, схс 4«I совпадения н логического устройства являются одповрсменно соответствующими входамн кадрового сслсктора.

Формирователь амплитудно-кодового сигнала снн. ронизац!ш 6 содержит сумматор 17, друго вход «оторого соединен с выходом блокинг-генератора 18. Вход бло:<инг-генератора является вторым входом формирователя амплитудно-кодового сигналя синхронизации.

Интегратор со сбросом 18 содержит на первом входе две г араллельно включенные интегрирующие цспочки, состоящие из резисторов 19, "0 I!0!IJJCJJCBco oB 21» 22 (фнг. 2).

К выходу каждой интегрирующей цепочки параллельно подключены коллекторы транзисторов 28 и 24 типа fl-р-и и базы эмнттерных повтор>пелен на транзисторах 25 н 26 типа и-р-и. 3.,!нттеры транзисторсв 25 и 26 через рез11сторы 27 и 28 соединены с выходом !штегратора 18. Ко второму входу интегратора подключе IB база транзистора 29 типа р- г-р, эмнттер которого сосд:!нен с эмиттером транзистора 80 типа р-и-р, включен!!ого по схеме с оощсй базой.

Коллекторы транзисторов 29 и 80 черсз резисторы 81 н 82 соединены с бязамп трянзнс1оров 28 и 24.

Логнческос устройство 16 содержит последовательно вкл!очснные счетчик импульсов 88 и триггер 84 (фи r. 3) . Ко входу счетчика п араллельно подключены входы схемы совпадения 85 и триггера 86, вторые входы которы.; соединены с соответствующими выходами формирователя-распределителя вспомогательных импульсов 9. Выход схемы совпадения 85 подкл!Очен к первому входу сумматора 87 и параллельно через сумматор 88 — ко второму входу триггера 84. Выход триггера 86 соединен со вторым входом сумматора 87 через схему запрета 89, второй вход которой и другой вход сумматора 88 подключены кодному из выходов формирователя-распределителя вспомогательных импульсов 9. Второй вход счетчика 88 соедин".í с выходом сумматора 87.

Работает предлагаемое устройство следук>щим образом.

,Q !

0Q

Из поступившего на вход устройства тслсгнзнонного сигналя (фиг. л) в строчном амплитудном селекторе 1 выделяются строчные сннхроимпульсы б, которые поступают на вход схемы совпадения 10 временного селектора 7. !

1а другой вход схемы совпадения приходит ныходний сигнал в триггера 11. C åìà совпадения от«рыта для строчных CIII!xpoнмпульсов 0 1,>!! одном состоянии триггера, в которое он уст.",навливастся с момента приходя импульсов строчной частоты г, непрерывно поступающих с выхода формирователя-распределителя 9 и имеющих опережающую фазупо отношению к строчным сннхроимпульсам о.

Импульсы строчной синхронизации д (фиг. 4) с выходя схемы совпадения 10 через л!шию задержки 12 поступая>т на второй вход трн!.гера 11, т. е. време!шой селе«тор 7 выполняет временную селекцию строчных сннхронмB >," 7 I>COB 0 CTj> 00 ! P yJO II!!I.,1 I I !!i J I ;I bCOM (В Ь! Хо Чной сигнал) триггера, что улу !шает помехозащищенность системы сихронизацип.

Со второго выхода строчного амплитудного селектора 1 на вход кадрового селектора 2 поступает синхросмесь е. Здесь из кадрового синхронмнульса формируется импульс фазирования по полям ж, который, воздействуя на делитель двойной строчной частоты ", ооразует импульсы, жестко сфазированные по отноше!!н!о к кадровым сннхроимпульса;1. Для обеспечения выделения фазиру1ощего импульса ж (фиг. 5) сннхросмесь е обрабатывается в кадровом селекторе 2.

С формирователя-распределителя вспомогательных импульсов 9 снимается импульс двойной строчной частоты 3.

С выхода интегратора со сбросом 13 сигнал а поступает на вход ограничителя 14, который является пороговым устройством. Сигнал к на выходе ограничителя 14 появляется только тогда, когда выходное напряжение интегратора 18 превысит порог. На выходе схемы совпадения 15 образуется комбинация импульсов л, которая поступает на счетчик импульсов 33 логического устройства 16.

М вЂ” импульсы двойной стро шой частоты.

Триггер 86, запускаемый импульсами л, выдает сигналы и, которые закрывают схему запрета 89. Импульсы 0 с ".àñòîòîé, равной двойной строчной частоте, сбрасывают триггер 36. и — импульсы на выходе схемы запрета 89. р — импульсы на выходе формирователя-распределителя 9; частота их равна двойной строчной частоте.

При поступлении пятого импульса л счетчик 38 образует на выходе импульс с, воздейст вующпй на триггер 84. На выходе логического устройства 16 появляется импульс ж только в случае определенной комбинации импульсов л ня выходе логического устройства.

В формирователе амплитудного сигналя синхронизации 5 образуется амплитудный си хросиг!1ял т, которын поступает ня вход сумматора 17 формирователя амплитудно-кодового сигнала си1гхронизацни 6. На другой

427488 вход сумматора поступают отрицательные импульсы строчной частоты у с блокинг-генератора IB. На выходе сумматора образуется амплитудно-кодовый сигнал синхронизации ф.

Предмет изобретения

1. Устройство синхронизации, содержащее последовательно включенные строчный амплитудный селектор, временной селектор, схему импульсной автоматической подстройки частоты и фазы, формирователь-распределичель вспомогательных импульсов, а также кадровый селектор и формирователь амплитудного сигнала синхронизации, отличающееся тем, что, с целью ускорения вхождения в синхронизм и повышения помехозащищенности сигнала строчной синхронизации при уменьшении вре менного интервала, отводимого для передачи синхроинформации, на входе временного сслектора включена схема совпадений, на другой вход которой подается сигнал с выхода триггера, при этом его входы подключены к выходу схемы совпадений и формирователюраспределителю вспомогательных импульсов, один из выходов которого через блокинг-генератор подключен к сумматору, причем на второй его вход подается сигнал с формирователя амплитудного сигнала синхронизации.

2. Устройство по п. 1, orëè÷à oùeàcÿ тем, что, с целью помехоустойчивого и точного выделения кадрового синхроимпульса, кадровый селектор содержит последовательно включенные интегратор со сбросом, ограничитель, схему совпадений и логическую ячейку, причем другие входы интегратора со сбросом, схемы совпадений и логической ячейки соединены с выходами формирователя-распределителя

20 вспомогательных импульсов.

427488

Составитель Ю. Еркин

Техред T. Курилко

Корректор И. Симкина

Редактор Б. Федотов

Тип. Харьк. фил. пред. «Патент»

Заказ 1537/463 Изд. № 811 Тираж 678 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Я-35, Раушская наб., д. 4/5