Ячейка памяти

 

О П И С А Н И Е 1 )67 6

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 09.03.78 (21) 2589120/18-24 с присоединением заявки № (23) Приоритет (51) М, Кл.-"

G 11С 19/28

Государственный комитет (43) Опубликовано 30.07.79, Бюллетень № 28 (53) УДК 681.327.66 (088.8) по делам изобретений и открытий (45) Дата опубликования описания 30.07.79 (72) Авторы изобретения

С. А. Акопян и А. М. Маркарян (71) Заявитель Проектно-конструкторское бюро Управления жилищного хозяйства исполкома Ереванского городского Совета (54) ЯЧЕЙКА ПАМЯТИ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении регистров и распределителей.

Известен регистр, каждый разряд которого выполнен на тиристоре, конденсаторе, резисторах и диоде, а также содержит две шины управления (1).

Наиболее близким к изобретению по технической сущности является электронный распределитель (2), используемый для последовательного подключения электрических нагрузок, причем каждый разряд распределителя содержит тиристор, анодную нагрузку. Для управления распределителем служат две шины управления, для переключения которых предусмотрены триггер и два эмиттерных повторителя.

Схема критична к количеству подключаемых тиристоров, к повышению напряжения из-за предельно допустимого напряжения транзисторов, что не допускает применения электронного распределителя последовательного подключения электрических нагрузок с использованием максимальных по напряжению возможностей тиристоров.

Цель изобретения — упрощение ячейки памяти.

Поставленная цель достигается тем, что в ячейке памяти, содержащей тиристор, анод которого через первый резистор подключен к шине питания, управляющий электрод тиристора через последовательно включенные конденсатор и первый диод соединен с шиной управления, а через второй резистор — с шиной нулевого потенциала, второй диод и третий резистор, катод второго диода подключен к катоду первого диода, анод второго диода соединен с катодом

10 тиристора и через третий резистор с шиной нулевого потенциала.

На чертеже представлена электрическая схема ячейки памяти и электрическая схема

15 регистра, содержащего и предложенных ячеек памяти.

Ячейка памяти, например, в первом разряде регистра содержит тиристор 1> — 1, резисторы 21 — 2„, 3i — З„и 41 — 4», диоды

20 5,— 5„, 61 — 6„, конденсаторы 71 — 7„, шину

8 управления, шину 9 питания, шину 10 нулевого потенциала.

Работает ячейка памяти регистра следу25 ющим образом.

На шину 8 управления подается первый управляющий импульс (положительной полярности), который, проходя через диод 5„ зажигает тиристор 1ь Положительный поЗо тенциал с резистора 41 через диод 6 пода677012

Формула изобретения

Составитель А. Воронин

Корректор E. Хмелева

Texpe,I A. Камышникова

Редактор И. Грузова

Заказ 1549/15 Изд. № 436 Тираж 681 Подписное

1 I! IO «11опек.) осударствен11о о комитета СССР по Je tH: изобретений H открытий

113035, Москва, >К-35, Раушская наб., д. 4/5

Типография, пр. Са усова, 2 ется на катод диода 5, тем самым запир,я цепь для поступления последу1ощ1гх управляющих импульсов па вход тиристора 11.

На аноде отпирающсгос,I -,I!pl!clopÝ 1; положительный потенциа", сменяется на отрицательный и через ме>кразрядный резистор подается на катод диода 5>, разрешая прохождение очередного управля1ощсго .1мпульса через него на т:1рпстор 1»I т. д.

Особенностью схемы предло>ксивой ячейки памяти является дости>кение цели мсн.— шнм количеством компонентов. На ряду с этим схема менее критична к фронтам маломощных входных импульсов и к количеству подключаемых тиристоров.

Отличительные признаки ес — использование максимальных по напряжению возможностей THpIIcTop2, имп> льсllое ) правлениее спстсмой, наличие одной шины управления, отсутствие триггера, разделяющего нагрузки на четные и нечетные номера.

Я 1сйка памяти, содер>кащая тиристор, "i«сд которого чсрсз первый резистор подключcII к шине питания, управляющий электрод тиристора через последовательно вкл1оченные копдснса-ор и первый диод соединен с шиной управления, а через второй резистор — с шиной пулевого потенциала, 10 второй диод и третий резистор, о т л и и а юща я с я тем, что, с цслшо упрощения я Icйкп пам11ти, в ней катод второго диода подключен к катоду первого диода, анод второго диода соединен с катодом тпристора

15 и через трстий резистор с шиной нулевого потенциала.

Источники информации, прпнятыс во внимание при экспертизе

1. Патент CLIIA. № 3808459, кл. Н ОЗЕ

20 1! /00, опублпк. 974.

2. Патент Франции № 2159721, кл. 11 ОЗЕ

17/00, опублик. 1973.