Способ подгонки симметричных интегральных схем
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Соввтскмк
Социалистмческмк
Республик
Н 01 С 17/24 5IcfAbpcTKIIN4 кэмктат CCCP ае делан вэюбуатекнй «еткрытк1 (23) Приоритет Опубликовано 070382. Беллетень,ят 9 (53) УДК 621.317. .8(088.8) Дата опубликования описания 070332 иков Г,Н,Явнов (54 } СПОСОБ ПОДГОНКИ СИММЕТРИЧНЫХ ИНТЕГРАЛЬНЫХ СХЕМ Изобретение относится к радиотехнике, а именно к способам подгонки интегральных схем. Известны способы подгонки интегральных схем, основанные на необратимом изменении величины сопротивления подстроечного резистора 11). Процесс подгонки предполагает следующие операции: измерение величины выходного параметра интегральной схемы, сравнение его с номиналом и доведение выходного параметра до номинала изменением подстроечного резистора, выполняемый различными физическими методани: абразивным, лазерным, локальным нагревом и др. Особенностью подгонки симметрич ных интегральных схем является налиJ чие двух одинаковых подстроечных резисторов, каждый из которых принадлежит одной части схемы. В этом случае производится измерение выходного параметра каждой uac.2 ти симметричной схеии, который также сравнивается с номиналом f2 3. Недостатком указанного способа является больное .время подгонки, которое.обусловлено необходимостью пос - ледовательной подгонки обоих частей симметричной схемы. Известен способ. подгонки, основанный.;на необратимом измерении выходного параметра интегральной схемы иэSO менением величины сопротивления подстроечного резистора на готовон узле ° Для симметричной схемы проиэвот5 дят измерение выходного параметра одной части, сравнивают его с номиналом и доводят до номинала изменением подстроечного резистора, затем, измеряют выходной параметр другой части, сравнивают его с номиналон и доводят до номинала изменением подстроечного резистора этой части. Поскольку при групповом методе изготовления интегральной схемы раэ3 91163 брос между параметрами соседних элементов невелик, а отклонение от номинала может быть значительным, применение параллельной регулировки дает значительное уменьшение времени подгонки, однако, при этом необхоS димо подключение измерительных приборов к части с меньшим отклонением выходного параметра от номинала, а затем к другой части. В противном случае настраиваемая интегральная ,схема будет испорчена 33. Недостатком указанного способа подгонки является большое время подгонки, обусловленное необходимостью последовательного изменения подстроечных элементов. Цель изобретения - сокращение времени подгонки. Поставленная цель достигается тем, что.в способе подгонки симмет20 ричных интегральных схем, состоящих из двух идентичных частей с симметрич- ными подстроечными резисторами,включающем измерение выходного параметра каждой части, .сравнение его с номи" налом и доводку до номинального значения изменением величины с симметричных подстроечных резисторов, оп,ределяют выходной параметр части ин3О тегральнои схемы с минимальным отклонением его от номинала, а затеи од" новременно изменяют величины симмет« ричных подстроечных резисторов и до" водят их до получения номинала выходного параметра части интегральной схемы с первоначальным отклонением его от номинала, затем изменяют величину подстроечного резистора другой части и доводят до получения номинала, выходного параметра этой части. На фиг.1 изображена принципиальная электрическая схена симметричного мультивибратора, подлежащего подгонке; на фиг.2 - процесс подгонки по известному способу; на фиг.3 - то же, по предлагаемому способу; на фиг.4 - пример конструкции двух резисторов с общей стороной, приспособ" ленных для подгонки по предлагаемому способу; на фиг.5 - результат,испаре- ® ния лазером общей стороны при одновременной подгонке резисторов; на фиг.б - результат дополнительного испарения резистивной пленки резистора RS. SS Рассмотрим процесс подгонки на / примере симметричной интегральной схемы (фи г. 1), содержащей подстроеч3 4 ные резисторы (фиг.4). Выходными параметрами ее являются длительности импульсов обеих частей, определяемых постоянными времени т „=В1С и i = ВЗС; у где „ и Г - постоянные времени на 0 1 и U соответственно. Для осуществления возможности подгонки каждой микросхемы технологически обеспечивают заниженные величины сопротивлений с учетом разброса величин емкостей конденсаторов. В результате измерения параметров <Т процесс подгонки по известному способу иллюстрирует фиг.2, на которой показано изменение длительности импульса во времени в процессе,подгонки (сплошная - U, пунктир - 0 ). Последовательность операций следующая. Измеряют длительность импульса одной части (О„) и сравнивают ее с номиналом (точка О), измейяют Й1, подгоняя выходной параметр до номинала (участок О- 1), измеряют выходной параметр другой части (0 ) и сравнивают его с номиналом (точка 1), изменяат ВЗ, подгоняя выходной параметр до номинала (участок 1-2) ° Процесс подгонки по предлагаемому способу иллюстрирует фиг.3, где применены те же обозначения. Последова" тельность операций следующая. Измеряют выходной параметр каждой части, сравнивают с .номиналом и между собой (точка 0), изменяют одновременно R2, и ЕЗ (фиг.5), подгоняя .выходной параметр части с меньшим отклонением от номинала (0 ) до номинального значения (участок 0-1), продолжают изменять R f (фиг.б), подгоняя до номинального значения выходной параметр части U „ (участок 1-2). Как видно из сравнения фиг.2 и фиг,3 время подгонки сокрацается почти в два раза. Для реализации этого способа необходима доработка существующего оборудования или применение специальных резисторов с обцей стороной (фиг.4). Использование предлагаемого способа позволяет значительно сократить время подгонки симметричных интегральных схем без доработки существующего оборудования. формула изобретения Способ подгонки симметричных интегральных схем, состоящих из двух 5 91.1 633 6 идентичных частей с симметричными интегральной схемы с первоначальным подстроечными резисторами, включаю- отклонением его номинала, а затем щий измерение выходного параметра изменяют величину подстроечного рекаждой части, сравнение его с номи- зистора другой части и доводят до налом и доводку ДО номинального знд S пол получения номинала выходного параметчения изменением величины симметрич" ра этой части. ных подстроечных резисторов,о т л и ч а- Источники информации, юшийся тем,что,с целью сокращения принятые во внимание при экспертизе времени подгонки, определяют выходной 1. Заявка Франции Р 2083455 Ф параметр части интегральной схемы с 1в кл. Н 01 L, опублик. 1972., минимальным отклонением его от номи- 2. Авторское свидетельство СССР нала, затем одновременно изменяют, по эаявке Ю 2534934,кл. H О1 С 17/22, величины симметричных подстроечных 12 09.78. резисторов и доводят их до получения 3. Патент США N 3453781, кл.51-8, номинала выходного параметра части >s опублик. 08.07.69. {прототип). 911633 Составитель Е.Ковалева Техред С.Мигунова Корректор " Билак Редактор Н.Гришанова Заказ 1140/46 Тираж 753 Подписное 8НИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Рауаская наб., д."/5 Филиал ППП "Патент", г.ужгород, ул.Проектная,4
