Устройство цикловой синхронизации (его варианты)
Союз Советскик
Социалистическик
Республик
ОП ИСАНИЕ
ИЗОВРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Н 04 L 7/08 Ркударстивииьй кюмитвт СССР до дайм изабретеиий и открытий Опубликовано 15.08.82. Бюллетень № 30 Дата опубликования описания 15.08.82 (53) УДК 621. 394. ° 662 (088. 8) 1 / (72) Авторы изобретения Г.К.Болотин и Ю.К.Юрченко (7l ) Эаявитель (54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ Изобретение относится к передаче данных и может быть использовано для обеспечения циклового фазирования синхронных систем связи. По основному авт.св. М 864586 известно устройство цикловой синхронизации, содержащее объединенные по входу кодовый преобразователь, блок выделения тактовой частоты и регистр сдвига, выходы которого через соответствующий дешифратор подключены к первым входам первого и второго элементов И, к вторым входам которых, а также к первому 15 входу первого элемента НЕ подключен первый выход распределителя импульсов, а выходы первого и второго элементов И подключены к первому и второму входам блока проверки чередования 2о кодов, выход которого подключен к ,первым входам первого элемента ИЛИ, первого и второго накопителей и второму входу первого элемента НЕТ, выход которого подключен к вторым входам первого и второго накопителей, при этом первый выход первого накопи— теля подключен к третьему входу второго накопителя, выход которого подключен к второму входу. кодового преобразователя и третьему входу первого накопителя, второй выход которого подключен к третьему входу кодового преобразователя и второму входу первого элемента ИЛИ, а выход первого элемента ИЛИ подключен к первому входу распределителя импульсов, к второму входу которого подключен выход блока выделения тактовой частоты, а остальные выходы распределителя импульсов подключены к соответствующим входам кодового преобразователя. Кроме того, возможен второй вариант устройства цикловой синхронизации, в котором дополнительный выход блока выделения тактовой частоты 3 95 подключен к третьему входу блока про«« верки чередования кодов $1). Однако известное устроиство обладает большим временем установления циклового фазирования. Цель изобретения - уменьшение времени установления циклового фазирования. Для достижения этой цели в устройство цикловой синхронизации введены последовательно соединенные второй элемент ИЛИ, второй элемент НЕТ, одновибратор и третий элемент И, выход которого подключен к третьему входу первого элемента ИЛИ, а к второму входу третьего элемента И подключен выход второго элемента HET., к второму входу которого подключен выход второго накопителя, при этом выходы первого и второго элементов И подключены ко входам второго элемента ИЛИ. На чертеже приведена структурная электрическая схема предлагаемого устройства. Устройство цикловой синхронизации содержит регистр 1 сдвига, первый и второй дешифраторы 2,3, первый и второй элементы И 4,5, блок 6 проверки чередования кодов, первый элемент HET 7, первый накопитель 8, второй накопитель 9, первый элемент ИЛИ 10, распределитель 11 импульсов„ блок 12 выделения тактовой частоты, кодовый преобразователь 13, второй элемент ИЛИ 14, второй элемент HET 15, одновибратор 16, третий элемент И 17. Устройство работает следующим образом Групповой цифровой сигнал (непрерывная последовательность бинарных единиц и нулей) поступает на вход регистра 1 сдвига, кодового преоб,разователя 13 и блока 12 выделения тактовой частоты, который осущест вляет выделение из группового сигна ! ла тактовой частоты { частоты телеграфирования), которая необходима для работы распределителя 11 импульсов. Поступающий групповой сигнал продвигается по разрядам регистра 1 сдвига. 0 выхода регистра 1 сдвига комбинации принимаемых элементов сообщения (посылок) в параллельном коде поступают на входы первого и второго дешифратора 2 и 3. Каждая комбинация сигналов на входах первого и второго дешифраторов 2 и 3, ана1738 4 логичная одной из фазирующих комбинаций, вызывает формирование сигнала на выходе соответствующего дешифратора 2 или 3. Если устройство находится в состоянии синхронизма, то отдельные сигналы с выходов первого и второго дешифраторов 2 и 3 совпадают по времени с тактовым сигналом распре10 делителя 11 импульсов, поступающим один раз за цикл с первого выхода распределителя 11 импульсов. При этом на выходах соответствующих элементов И. 4,5 попеременно (через один цикл ) появляются сигналы, соответствующие по времени моменту or,îçнавания фазирующих комбинаций. Блок б проверки чередования кодов осуществляет . проверку чередования поступающих на его входы сигналов. Сигнал на выходе блока 6 проверки чередования кодов появляется только при чередовании сигналов на его еходах. При наличии сигналов в каждом цикле на выходе блока б проверки чередования кодов сигналы на выходе перво.— : го элемента НЕТ 7 отсутствуют. Поэтому первый накопитель 8 не заряжен и сигнал на его втором выходе отсутзо ствует, Так как в случае синфазной ° работы сигналы на выходе блока бпроверки чередования кодов присутствуют в каждом цикле, а сигналы на выходе первого элемента НЕТ 7 отсутствуют, то второй накопитель 9 заряжен и на его выходе имеется сигнал синфазной работы. Этот сигнал раз° решает декодирование информации, поступающей на первый вход кодового преобразователя 13, и ее выдачу на выход устройства, разрешает работу первого накопителя 8 (переводит его в режим готовности к поддержанию синфазной работы, т.е. разрешает заряд первого накопителя 8) и запрещает прохождение сигналов с выхода второго элемента ИЛИ 14 на вход одновибратора 16. Кроме того, сигналы с выхода о блока б проверки чередования кодов поступают на первый вход первого элемента ИЛИ 10. Выходные сигналы с выхода первого элемента ИЛИ 10 осуществляют запуск распределителя 11 у импульсов, который управляет записью и декодированием информации в кодовом преобразователе 13. Таким образом, запуск распределителя 11 5 951738 G импульсов осуществляется один раз продолжает работу уже в состоянии в начале цикла, принимаемого на входе поддержания синхронизма. группового сигнала в одни и те же Кроме того, сигнал автозапуска моменты времени, т.е. устройство со второго выхода первого накопитенаходится в состоянии синфазной ля поступает на третий вход кодоработы. coro преобразователя 13. Ложные синхрогруппы, аналогичные . В зависимости OT режима работы фазирующим комбинациям и выделенные кодового преобразователя 13 сигнал первым и вторым дешифраторвми из автозапуска либо не оказывает влиягруппового сигнала, вследствие.слу- 10 ния на его работу, либо (в режиме чайного сочетания нулей и единиц повышенной достоверности ) запрещает информации в групповом сигнале не декодирование и выдачу информации совпадают, естественно, по времени на выход устройства. с сигналом, формируемым на первом В случае отсутствия фазирующих выходе распределителя 11 импульсов 15 комбинаций в следующих циклах раодин раз за цикл, а, следовательно, бота продолжается аналогичным обране проходят через первые и вторые зом до тех пор, пока первый накопиэлементы И 4 и 5 не участвуют в про- тель 8 не окажется заряженным. Поцессе работы блока 6 проверки чере- . явление до этого момеHllà времени дования кодов. щ сигнала на выходе блока 6 проверки При кратковременных искажениях чередования кодов (т. е. обнаружение фазирующих комбинаций (например, фазирующих комбинаций на прежних йз-за воздействия помех или при сбоях временных позициях ) приводит к синхронизации в системах более высо- сбросу ранее заряженного первого кого порядка ) сигнал на выходе блока р5 накопителя 8 в нулевое состояние. 6 проверки чередования кодов времен- Этот же сигнал через первый элемент но отсутствует. В этом случае первый ИЛИ 10 проходит на первый вход элемент НЕТ 7 оказывается открытым Распределителя 11 импульса, запуская и сигнал с первого выхода распреде- его. Таким образом, устройство вновь лителя 11 импульсов, формируемый 30 переходит в режим синфазной работы. в конце цикла работы распределителя При отсутствии сигналов на выходе блока 6 проверки чередования коостановке ), поступает через первый дов в 0 подряд следующих циклах элемент НЕТ 7 на вторые входы пер- (где ф„ - коэффициент накопления вого и второго накопителей 8,9. Этот и 5 nepeoro акопителя 8 т е при заря 8), сигнал сбрасывает счетную схему второ де первого накопителя 8 на его го накопителя 9 в нулевое состояние, первом выходе формируется импульс но уровень сигнала синфазной работы сброса, который переводит второй на его выходе остаетсЯ, так как его накопитель 9 в нулевое состояние. Ущ т л сЯ лишь при о у В результате на выходе второго наколении сигнала сброса с пе вого выа а сброса с первого вы- пителя 9 появляется нулевой уровень, хода первого накопителя 8. .а, следовательно, кодовый преобразователь 13 прекращает декодирование Так как на выходе второго накопи- инФоРмации и ее выдачУ на выход теля 9 присутствует сигнал, разреша- устройства. Кроме того, отсутствие ющий работу первого накопителя 8, 45 сигнала на выходе второго накопитето сигнал с выхода первого элемента ЛЯ 9 выводит первый накопитель 8 из НЕТ 7 проходит через первый накопи- состоЯниЯ готовности к поддеРжанию тель 8 на автозапуск, одновременно синфазной работы и разрешает прохо*заряжая первый накопитель 8 на одну Яение сигналов чеРез втоРой элемент единицу. Этот сигнал, проходя через первый элемент ИЛИ 10, запускает В режиме поиска синхронизма работа распределитель 11 импульсов на сле- устройства осуществляется следующим дующий цикл работы. Таким образом, образом. запуск распределителя 11 импульсов Вследствие остановки распределитепроисходит в тот же момент времени, S5 ля 11 импульсов на его гервом выходе чтои при наличии фазирующих ком- присутствует уровень напряжения, разбинаций, поэтому нарушение синхро- решающий прохождение сигналов через низма не происходит и устройстро первый и второй элементы И 9 и 5. По7 951738 этому при выделении дешифратором 2 или 3 из. состава принимаемых элемент тов сообщения одной из комбинаций, аналогичных фазирующим, на выходе второго элемента ИЛИ 14 формируется сигнал,,поступающий на первый вход второго элемента НЕТ 15. Вследствие отсутствия сигнала синфазной работы на выходе второго накопителя 9, второй элемент НЕ7 15 оказывается откры- 10 тым и сигнал с его выхода поступает на второй вход третьего элемента И 17 и на вход одновибратора 16 Вследствие того, что одновибратор 16, формирующий при его запуске сигнал 15 напряжения логического нулМ, cpabaтывает с некоторой задержкой, сигнал с выхода второго элемента НЕТ 15 проходит через третий элемент И 17 на его выход и поступает на третий Zo вход первого элемента ИЛИ 10. Вследствие этого происходит пробный запуск распределителя 11 импульсов. Одновременно с этим сигнал об обнаружении комбинации,. аналогичной фазирую- 25 щей, с выхода одного из элементов И 4 или 5 поступает на соответствующий вход блока 6 проверки чередования кодов. Пробный запуск распределителя 11 импульсов приводит к тону, з0 что сигнал на его первом выходе сменяется нулевым уровнем, который сохраняется до момента времени, соответствующего остановке распределителя 11 импульсов(т.е. в течение времени одного цикла работы ). Поэтому элементы И 4 и 5 оказываются закрытыми и .выделение дешифраторами 2 и 3 комбинаций, аналогичных фазирующим и расположенных. во времени внутри цик-- 40 ла работы кодового преобразователя I3, не оказывает влияния на работу блока 6 проверки чередования кодов. Пусть, например, пробный запуск распределителя 11 импульсов производится сигналом с выхода второго дешифратора 3 (через второй элемент И 5, второй элемент ИЛИ 14, второй элемент НЕТ 15, третий элемент И 17, первый элемент ИЛИ 10). Спустя время, 50 равное длительности цикла принимаемых элементов сообщения, распределитель 11 импульсов возращается в исходное состояние и на его первом выходе появляется уровень напряжения, разреша55 ющий прохождение сигналов через первый и второй элементы И 4,5. Если в этот момент времени комбинация, аналогичная фазирующей, выделяется йервым дешифратором 2 < т.е. происходит смена фазирующей комбинации) срабатывает блок 6 проверки чередования кодов, вследствие чего на его выходе формируется сигнал, запускающий распределитель 11 импульсов для работы на прежних временных позициях и записывающий единицу во второй накопитель 9. В следующем цикле работы в момент формирования разрешающего сигнала на выходе распределителя 11 импульсов формируется сигнал на выходе второго дешифратора 3 (т.е. вновь происходит смена фазирующей комбинации), вновь срабатывает блок 6 проверки чередования кодов, вследствие чего запуск распределителя 11 импульсов осуществляется на прежних временных позициях, а во второй накопитель 9 записывается вторая единица. Далее процесс работы продолжается аналогично описанному вплоть до появления сигнала на выходе второго накопителя, свидетельствующего о вхождении аппаратуры в синхронимз и закрывающего второй элемент НЕТ 15. В случае, если пробный запуск распределителя 11 импульсов осуществляется случайной комбинацией, аналогичной фазирующей, то в следующем . цикле принимаемых элементов сообщения на прежних временных позициях располагается другая комбинация, отличная от фазирующей, вследствие чего вторичный пробный запуск распределителя 11 импульсов (через второй элемент ИЛИ 14, второй weмент НЕТ 15, третий элемент И 17, первый элемент ИЛИ 10) на прежних временных позициях не происходит и устройство продолжает находиться в состоянии поиска комбинации, аналогичной фазирующей. В случае многократного циклического повторения одной и той же ин--. формации в нескольких циклах подряд и при первоначальном пробном запуске распределителя от случайной комбинации, аналогичной фаеирующей, эта же комбинация вновь выделяется тем же дешифратором (например, вторым ) на прежних временных позициях спустя цикл работы распределителя 11 импульсов. Однако вторичный пробный запуск распределителя 11 импульсов на прежних времен-, ных позициях в этом случае не проис ходит, так как сигнал с выхода од95 Составитель Г.Лерантович Редактор С.Тимохина Техред М. Гергель Корректор Н.Король Заказ 5976/77 Тираж 688 Подписное ВНИИПИ Государственного комитета СССР по делам изобретний и открытий 113035> Москва, Ж-35, Раушская наб,, д. 4/5 Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 новибратора 16 запрещает прохождение сигналов .пробного запуска через третий элемент И 17 по его первому входу (длительность запрещающего сигнала на выходе одновибратора 16 равна сумме длительности принимаего цикла со" общений и длительности одного элемента сообщения l. Таким образом, предлагаемое устройство обеспечивает сокращение времени установления циклового фазирования- и повышение помехоустойчивости путем обеспечения временной привязки работы блока проверки че- редования кодов к длительности цикла принимаемых элементов сообщения. формула изобретения Устройство цикловой синхронизации по рвт.св. У 864586, о т л и ч а ю- 1738 10 щ е.е с я тем что,с целью сокращения времени установления циклового фазирования, введены последовательно соединенные второй элемент ИЛИ, второй элемент НЕТ, одновибратор и третий элемент И, выход которого подключен к третьему входу первого элемента ИЛИ, а к второ» му входу которого подключен выход. В йтЬрого накопителя, при этом выходы первого и второго элементов И подключены к входам второго элемента ИЛИ. Источники информации принятые во внимание при экспертизе 1. Авторское свидетельство СССР М 864586, кл. H 04 L 7/08, 1981, (прототип).
