Прямоугольный дешифратор на мдп-транзисторах

 

ОП ИСАНИЕ

ИЗОВРЕТЕН ИЯ

<»>963086

Союз Саветсник

Социалистическик

Республнн

К . АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

{61) Дополнительное к авт. свнд-ву(22)Заявлено 26.03.81 (21) 3263410/18-24 (54)М. Ка. с нрисоелннением заявки №

G 11 С 7/00

3Ьеуйвретвеный кааетет:

ВССР ко аелеи юебретевкк и открытка (23)Приоритет (53) УДК 681. .327.6(088.8) .

-Опубликовано 30. 09. 82 Бюллетень № 36

Дата. опубликования описания 30.09.82 (72) Авторы изобретения

Э.P„ A. Копыткин, С,А. Ереми (71) Заявитель (54) ПРЯМОУГОЛЪНЫЙ ДЕШИФРАТОР

НА МДП-ТРАНЗИСТОРАХ

Изобретение относится к вычислй тельной технике и может быть исполь-, л зовано при создании запоминающих устройств (ЗУ) на МДП-транзисторах (МДП-ЗУ)..

Известны линейные дешифраторы, состоящие из одной ступени дешифрации, построенные на МДП-транзисторах, затворы которых подсоединены к входным адресным винам, а объединенные стоки являются выходными -шинами дешифраторов - 1 .

Недостаток таких дешифраторовограниченные функциональные возможности.

Наиболее близок к предлагаемому по технической сущности прямоугольный дешифратор, содержащий две ступени дешифрации (2).

zo

Однако известный дешифратор имеет ограниченные возможности с точки зрения объема преобразуемой информации (не может содержать более 2-3 ступеней дешифрации)..

Цель изобретения — расширение объема преобразуемой информации, Поставленная цель достигается тем, что в прямоугольный дешифратор на

МДП-транзисторах, содержащий первую ступень дешифрации, состоящую из восьми .транзисторов, и вторую ступень дешифрации, причем истоки четырех.транзисторов первой ступени дешифрации соединены с затворами транзисторов второй ступени дешифрации, а истоки других четырех транзисторов первой ступени дешифрации — со стоками транзисторов второй ступени дешифрации, истоки транзисторов второй ступени дешифрации являются выходными шинами, введен блок временного распределения адреса, затворы транзисторов которого подключены

k входным шинам дешифратора, стокик соответствующим тактовым шинам

3 9630 а истоки - к соответствующим затворам и стокам первой ступени дешифрации.

На фиг. 1 показана схема предлагаемого дешифратора; на фиг. 2 представлена временная диаграмма его работы.

Дешифратор состоит из транзисторов 1-8 первой ступени дешифрации, причем истоки транзисторов 1-4 соеди- to нены с соответствующими стоками, а истоки транзисторов 5-8 — с соответствующими затворами транзисторов

9"24 второй ступени дешифрации, ис" тОки кОтОрых яВляются ВыхОдными ши )5 нами дешифраторов 25-40, и транзисторов 41-48 блока временного распределения адреса, стоки которых подключены к соответствующим тактовым шинам 49-51, истоки - к соответствующим затворам и стокам транзисторов

1-8 первой ступени дешифрации, а затворы являются входными шинами дешифратора 50-59.

Предлагаемый дешифратор работает следующим образом.

Предположим, что на входные шины дешифратора 52-59 подан код А = 0;

А = 0; А = 0; Q = О.. В этом случае открываются транзисторы 42, 44, 46 и 48 блока временного распределения адреса, Затем импульсом на первой тактовой шине 49 через открытый транзистор 46 открываются транзисторы

7 и 8 первой ступени дешифратора.

Импульсом на второи тактовои шине 50 через открытый транзистор 42 блока временного распределения открываются транзисторы 3 и 4 первой ступени дешифрации, а через открытые транзисторы 48 и 8 открываются транзисторы второй ступени дешифрации 12, 16, 20.И 24. Импульс третьей тактовой шины 51 через открытые транзисторы 44

4 и 12 проходит на выходную шину

45 дешифратора 28.

Дешифратор построен таким образом, что подача сигналов на тактовых шинах 49-51 через блок временного распределения адреса обеспечивает последовательный предварительный заряд затворов дешифратора и их пере ход в плавающий режим, а затем пода86 4 чу сигнала на токовые электроды. Известно, что работа ИДП-транзистора в режиме плавающего потенциала на затворе обеспечивает высокую скорость передачи сигнала от стока к истоку и устраняет потери напряжения, связанные с отсечкой канала ИДП-транзистора.

Таким образом, использование в предлагаемом дешифраторе блока временного распределения адреса позволяет расширить объем преобразуемой информации и повысить быстродействие путем обеспечения режима плавающего потенциала для всех транзисторов дешифратора, Формула изобретения

Прямоугольный дешифратор на

ИДП-транзисторах, содержащий первую ступень дешифрации, состоящую из восьми транзисторов, и вторую ступень дешифрации, причем истоки четырех транзисторов первой ступени дешифрации соединены с затворами транзисторов второй ступени дешифрации, а истоки других четырех транзисторов первой ступени дешифрации— со стоками транзисторов второй ступени дешифрации, истоки транзисторов второй ступени дешифрации являются выходными шинами, о:т л и ч а ю— шийся тем, что, с целью расширения объема преобразуемой .информации, в него введен блок временного распределения адреса, затворы транзисторов которого подключены к входным шинам дешифратора, стоки - к соответствующим тактовым шинам, а истоки - к соответствующим затворам и стокам транзисторов первой ступени дешифрации.

Источники информации, принятые во внимание при экспертизе

1. Патент США Н 4074237, кл. 340-173.

2. Букреев И.Н. и др . Микроэлектронные схемы цифровых устройств. M., "Советское Радио", 1975, с. 314 (прототип).

963086

Заказ .7525/76

Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР.по делам изобретений и открытий

1.13035, Иосква, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Составитель В. Гордонова

Редактор А. Пчелинская Техред A.À÷ Корректор И. Демчик