Дешифратор на мдп-транзисторах

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1203594 A (5У 4 G 11 С 8/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3762618/24-24 (22) 10.07.84 (46) 07.01.86. Бюл. № 1 (72) А. С. Илью шеи ков, А. И. Ма ка ров, В. Д. Мещанов и Н. А. Телицын (53) 681.327 (088.8) (56) Патент Великобритании № 1402444, кл. G 4 А., опублик. 1975.

Авторское свидетельство СССР № 980160, кл. G 11 С 8/00, 1981. (54) (57) ДЕШИФРАТОР НА МДП-ТРАНЗИСТОРАХ, содержащий ключевые транзисторы, затворы которых являются адресными входами дешифратора, а истоки соединены с шиной нулевого потенциала, нагрузочные транзисторы, затворы которых являются одними из управляющих входов дешифратора, а стоки соединены с шиной питания, истоки нагрузочные и стоки входных транзисторов соединены со стоками транзисторов связи, истоки которых соединены с затворами выходных транзисторов, стоки которых являются другими управляющими входами дешифратора, а истоки выходами дешифратора, отличающийся тем, что, с целью уменьшения потребляемой мощности и повышения быстродействия, в него введены транзистор заряда, транзистор разряда и конденсатор, один из выводов которого, сток и затвор транзистора заряда, исток транзистора разряда соединены с шиной питания, второй вывод конденсатора, исток транзистора заряда, сток и затвор транзистора разряда соединены с затворами транзисторов связи.

120 594

С, С +С +С, где Сн

4г

Изобретение относится к вычислительи и гсхнике и может быть использовано ири: о трос нии запоминающих устройств а МД11-транзисторах.

Целью изобретения является уменьшение потребляемой мощности и повышение быстродействия дешифратора.

На фиг. 1 изображена принципиальная схема дешифратора; на фиг. 2 — временная диаграмма его работы.

Дешифратор на МДП-транзисторах (фиг, 1) состоит из элементов 1 дешифратора, каждый из которых содержит ключевые транзисторы 2 (с целью упрощения на фиг. 1 в каждом элементе 1 дешифратора показан один транзистор 2), истоки которых соединены с общей шиной 3 нулевого потенциала, а стоки 4 — — с истоком нагрузочного транзистора 5 и стоком транзистора 6 связи, исток которого соединен с затвором 7 выходного транзистора 8, сток нагрузочного транзистора 5 соединен с шиной 9 питания, а затвор — с первым управляющим входом 10, сток выходного транзистора 8 соединен с вторым управляющим входом 11, а истоки выходных транзисторов 8 каждого элемента 1 дешифратора образуют соответствующие выходы 12 и 13 дешифратора, затворы входных транзисторов 2 соединены с соответствующими адресными входами 14 и 15 дешифратора.

Затворы транзисторов 6 связи всех элементов 1 дешифратора чер з соединительную шину 16 подключены к одному из выводов конденсатора 17, стоку и затвору транзистора 18 разряда и стоку транзистора !

9 заряд», другой вывод конденсатора 17, сток и затвор транзистора 19 заряда, исток транзистора !8 разряда соединены с ши ой 9 питания.

Дешифра:op работает следующим образом.

В исходном состоянии до момента времени t на входе 10 установлен высокий уровень напряжения, равный направлению питания Е„(фиг. 2). На входах !4 и

15 всех элементов 1 дешифратора и входе

11 дешифратора установлен низкий уровень напряжения.

На соединительной шине 16 у тановлен высокий уровень напряжения, равный

En+Up, где Ыиг. — пороговое напряжение транзисторов. Транзисторы 2 находятся в закрытом состоянии, а нагрузочные транзисторы 5, транзисторы 6 связи и выходные транзисторы 8 — в открытом состоянии..

При этом на стоках 4 транзисторов 2 и затворах выходных транзисторов 8 установлен высокий уровень напряжения, равный

ń— Unop., а на выходах всех элементов дешифратора — низкий.

В начале рабочего интервала в момент времени 1 HB входе 10 дешифратора устанавливается низкий уровень напряжения, и все нагрузочные транзисторы 5 перехоДят в закрытое состояние, Одновременно на адресные входы 14 и 15 всех элемен тов 1 дешифратора, кроме одного, который назовем выбранным, подаются высокие уровни напряжения (напряжения на невыбранных элементах 1 показаны на фиг. 2 пунктиром) . При этом транзисторы 2 невыбранных элементов 1 дешифратора переходят в открытое состояние и на их стоках, а также через открытые транзисторы 6 связи на затворах соответствующих выходных транзисторов 8, начинет устанавливаться низкий уровень напряжения. Одновременно через емкостный делитель, образованный суммарной емкостью затвор канал транзисторов 6 связи невыбранных элементов 1 дешифратора и суммарной емкостью затвор — канал транзистора 6 связи выбранного элемента 1 дешифратора конденсатора 17 произойдет уменьшение напряжения на затворах транзисторов 6 связи на величину ЛЬ=-К(ń— Unop), где

К вЂ” коэффициент деления смкостного делителя, à E„— U> p — наири,-"ение на затворах Bbtxo, j ihtx тра нзи с гopoB 8 B Hcxo HDM состоянии. Коэффициент деления равен — суммарная емкость затвор-канал транзисторов 6 связи невыбранных элементов 1 дешифратора; — емкость затвор — канал транзистора 6 связи выбранного элемента дешифратора;

-емкость конденсатора 17.

При напряжении на затворах транзисторов 6 связи U(E„— Loop откроется транзистор 19 заряда и соединительная шина

16 дозарядится до уровня, равного Е„ — L Op

Емкость конденсатора 17 препятствует понижению напряжения на затворах транзисторов 6 связи, что обеспечивает высокую проводимость транзисторов связи невыбранных элементов 1 дешифратора и тем самым быстрый разряд через них емкостей затворов соответствующих выходных транзисторов 8. С другой стороны понижение напряжения на затворе транзистора 6 свяв выбранном элементе дешифратора до уровня, равного E U> op., обеспечивает надежное его закрывание. поскольку напряжение на его стоке и истоке примерно равно E„ †!)

При величине емкости конденсатора 17, равной

Cii (E„— - Ln op.) — 2 (Сн — Cs)Unop

Сд

2 l3 уменьшение напряжения на затворах транзисторов 6 связи произойдет на величину

ЛU=2U op, т. е. напряжение на их затворах изменится от уровня в исходном состоянии, равного Е„+!),„, до уровня E„—

Uï0p!

203594

1», >5

"Б -4 г > Ь

Риг а

Составитель В. Рудаков

Техред И. Верее Корректор А. Обруча р

Тираж 544 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! !3035, Мссква, )К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор P. Циника

Заказ 8424/55

После установления на затворах выходных транзисторов 8 невыбранных элементов

1 дешифратора низкого уровня напряжения в момент времени 4 подается высокий уровень напряжения на вход ll дешифра5 тора. В невыбранных элементах 1 дешифратора выходные транзисторы 8 закрыты и на выходах невыбранных элементов 1 дешифратора сохраняются низкие уровни. На выходе выбранного элемента 1 дешифратора через открытый выходной транзистор 8 к мо- 10 менту времени 1з устанавливается высокий уровень. Одновременно через емкость затвор — канал выходного транзистора 8 увеличится напряжение на затворе 7 выходного транзистора 8.

В конце рабочего интервала (момент t<) на входе 11 дешифратора устанавливается низкий уровень напряжения. При этом на выходе выбранного элемента 1 дешифратора через открытый выходной транзистор 8 устанавливается низкий уровень напряжения, а на затворах выходного транзистора

8 напряжение снижается до исходного уровня, равного E,— V op. На адресных входах 14 и 15 дешифратора устанавливаются низкие уровни и транзисторы 2 всех 25 элементов 1 дешифратора переходят в закрытое состояние, на входе 10 устанавливается высокий уровень и нагрузочные транзисторы 5 всех элементов 1 переходят в открытое состояние. Через открытые нагрузочные

> панзисторы 5 стоки транзисторов 2 и затво30 р/ выходных транзисторов 8 всех элементов 1 дешифратора заряжаются до исходного уровня, равного Е,,— 1> >.. Прн заряде затворов выходных транзисп ров 8 невыбранных элементов 1 дешифратора через

35 емкостной делитель происходит в<, I: ение напряжения на затворах транзисторов

6 связи всех элементов 1 дешифратора и при достижении напряжения, равного или

rc - " превышающего величину Е„+1) р., открывается транзистор 18 разряда и напряжение на затворах транзисторов 6 связи устанавливается равным исходному.

Транзистор 19 заряда необходим в дешиф раторе также при первичном включении, когда происходит заряд соединительной шины 16 до уровня ń— V- р. При изготовлении дешифратора на кристалле возможен разброс параметров элементов, образующих емкостной делитель пороговых напряжений, а также наличие утечек по соединительной шине 16 на шину 3 или источник питания. Транзистор 18 разряда обеспечивает стабилизацию напряжения на затворах транзисторов 6 связи на уровне Е„+ 11-р к моменту времени ti (исходное состояние).

Транзистор 19 заряда обеспечивает стабилизацию напряжения на затворах транзисторов 6 связи на уровне E,— U»ov. к моменту времени t, что дает возможность надежно закрыть транзистор 6 связи в выбранном элементе 1 дешифратора и одновременНо позволяет получить высокую проводимость транзисторов связи в невыбранных элементах дешифратора. При высокой проводимости транзисторов 6 связи в невыбранных элементах 1 происходит быстрый разряд емкостей затворов выходных транзисторов, т. е. сокращение интервала времени

t — 1в, что позволяет раньше установить высокий уровень на входе 1, дешифратора тем самым получить лучшее быстродействие дешифратора.

В описанном дешифраторе отсутствуют сквозные токи а дозаряд или разряд соединительной шины 16 и затворов транзисторов 6 связи происходит только при отклонении элементов емкостного делителя или пороговых напряжений транзисторов от номинальных значений. а также при наличии утечек, поэтому мощность, потребляемая дешифратором, минимальна.