Дешифратор на кмдп-транзисторах

 

(19) (11) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН ((61) 0 11 С 8/00

ЫййО) 6и !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOIVlY СВИДЕТЕЛЪСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3484920/18-24 (22) 12.08.82 (46) 15.09.84. Бюл. )) 34 (72) И.В.Поляков и Н.Г.Григорьев (53) 681.327.66(088.8) (54)(57) 1. ДЕШИФРАТОР НА ИДПТРАНЗИСТОРАХ, содержащий элементы

ИЛИ-НЕ, входы которых являются входами дешифратора, а выходы элементов ИЛИ-НЕ образуют выходы дешифратора, шину. питания, управляющую шину, отличающийся тем.

Ф что, с целью повышения быстродействия, в него введены инвертор, элемент И-НЕ и элементы заряда, входы которых подключены к выходу элемента И-НЕ, первые выходы элементов заряда подключены к шине питания, а вторые — к выходам соответствующих элементов ИЛИ-НЕ, первый вход элемента И-НЕ соединен с выходом инвертора., торой вход элемента И-НЕ и вход инвертора подключены к управляющей шине.

1113853

2. Дешифратор по и. 1, о т л и ч а ю шийся тем, что элемент заряда выполнен на.транзисторе р-типа, затвор которого является вхо1

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах на КМДП-транзисторах для дешифрации адресных сигналов. 5

Известен дешифратор на КМДП-транзисторах, содержащий последовательно соединенные транзисторы, затворы которых являются входами дешифратора, причем потенциал на выходе группы в режиме невыборки поддерживается с помощью триггерной ячейки, один выход которой соединен с выходом дешифратора.

Недостатком дешифратора является низкое быстродействие.

Наиболее близким к предлагаемому является дешифратор на КМДП-транзисторах, содержащий элементы ИЛИ-НЕ, причем каждый .элемент состоит из последовательно соединенных транзисторов р-типа и параллельно соединенных транзисторов п-типа, истоки транзисторов п-типа соединены с шиной нуле- . вого потенциала, стоки — с выходом элемента ИЛИ-НЕ и являются выходом дешифратора, последовательно соединенные транзисторы р-типа включены между шиной питания и выходом элемента ИЛИ-НЕ, затворы соответствующих транзисторов р-типа и и-типа соединены и являются входами элемента ИЛИ-НЕ и дешифратора.

Недостатком известного дешифратора является низкое быстродействие.

Быстродействие дешифратора определя- 35 ется промежутком времени от момента подачи адресных сигналов на входы дешифратора до момента появления сигнала на выходе дешифратора в режиме выборки. Низкое быстродействие де-4О шифратора обусловлено распространением сигнала выборки через последовательно соединенные транзисторы в элементах ИЛИ-НЕ.

Цель изобретения — повышение быст-45 ,родействия дешифратора.

Поставленная цель достигается тем что в дешифратор на КМДП-транзисторах, содержащий элементы ИЛИ-НЕ, входы которых являются входами деши- щ фратора, а выходы образуют выходы дешифратора, шину питания и управляющую шину, введены инвертор, элемент И-HE и элементы заряда, входы дом элемента заряда, исток — первым выходом, а сток — вторым выходом элемента заряда. которых подключены к выходу элемента

И-НЕ, первые выходы элементов заряда подключены к шине питания, а вторые — к выходам соответствующих элементов ИЛИ-НЕ, первый вход элемента

И-НЕ соединен с выходом инвертора второй вход элемента И-НЕ и вход

l инвертора подключены к управляющей шине, при этом элемент заряда выполнен на транзисторе р-..ипа, затвор которого является входом элемента заряда, исток — первым выходом, а сток вторым выходом элемента заряда.

На чертеже приведена схема предлагаемого дешифратора.

Дешифратор содержит элементы

ИЛИ-НЕ 1, двухвходовый элемент И-НЕ . 2, инвертор 3, элемент 4 заряда, шину 5 питания, шину б нулевого потенци. ала, входы 7-9, выходы 10, управляющий вход 11.

Каждый элемент ИЛИ-НЕ 1 содержит последовательно соединенные транзисторы р-типа 12-14 и параллельно соединенные транзисторы и-типа 15-17.

Двухвходовый элемент И-НЕ 2 состоит из двух транзисторов р-типа .

18-19 и двух транзисторов п-типа 2021.

Инвертор 3 состоит из транзиСтора р-типа 22 и транзистора п-типа-23.

Элементы 4 заряда выполнены на транзисторе р-типа.

Дешифратор работает следующим образом.

В статическом режиме на управляющем входе 11 поддерживается потенциал логического нуля, а хотя бы на одном из входов 7-9 поддерживается потенциал логической единицы. При этом транзисторы 19, 21, 22 и хотя бы один из транзисторов 15-17 открыты, а транзисторы 18, 20, 23 и хотя бы один из транзисторов 12-14 закрыты. В результате, на всех выходах

10 дешифратора устанавливаются потенциалы логического нуля.

В активном режиме на входы 7-9 дешифратора подаются потенциалы логических нулей и единиц, соответствующие определенному двоичному коду, а на управляющий вход 11 — потенциал логической единицы. При этом в одном кз элементов ИЛИ-НЕ потенциалы входов 7-9. равны логическому нулю (выб1113853

Составитель А.Дерюгин

Редактор Л.Алексеенко ТехредЛ. Коцюбняк

Корректор И.Муска

Заказ 6626/43 Тираж 574

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП"Патент", r. Ужгород, ул. Проектная, 4 ранный элемент, а наборы потенциалов на входах всех остальных элементов ИЛИ-НЕ содержат хотя бы по одной логической единице (невыбранные элементы ). Таким образом, в невыбранных элементах ИЛИ-HE хотя бы один из транзисторов 15-17 оказывается открытым и хотя бы один из транзисторов 12-14 оказывается закрытым. В выбранном элементе все транзисторы

15-17 оказываются закрытыми, а транзистор 12 — открытым, поскольку напряжение между затвором и истоком этого транзистора равно питающему напряжению. Транзисторы 13 и 14 выбранного элемента открываются поочередно: когда напряжение между затвором и истоком транзистора 13 достигает порогового напряжения этого транзистора, то он открывается, и так далее до транзистора 14 включи- 20 тельно. Появление потенциала логической единицы на управляющем входе

11 приволит к отпиранию транзисторов 20 и 23 и запиранию транзисторов

19 и 22. В результате, происходит 75 уменьшение потенциала на выходе элемента И-НЕ, что приводит к отпиранию транзисторов элементов 4 заряда. Отпирание транзистора элемента 4 заряда, соответствующего выбранному элементу ИЛИ-НЕ, приводит к повышению потенциала на выходе этого элемента и соответствующем выходе 10 дешифратора, при этом допустимо и неполное формирование уровня логической единицы на выходе выбранного элемента; уровень доформировывается после включения группы последовательно соединенных транзисторов 12-14. Отпирание транзисторов элементов 4 заряда, соответствующих невыбранным элементам

ИЛИ-НЕ, приводит лишь к незначительному повышению потенциала на выходах элементов, поскольку выходы элементов оказываются подключенными к шине 6 нулевого потенциала через один или несколько открытых транэйсторов 1517. После того как инвертор 3 переключится, т.е. потенциал выхода инвертора достигнет порога переключения элемента И-НЕ 2, потенциал выхода элемента И-НЕ начинает повышаться, что приводит к эапиранию транзисторов элементов 4 заряда.

Таким образом, в активном режиме на выходе выбранного элемента ИЛИ-НЕ дешифратора устанавливается уровень логической единицы, а на выходах невыбранных элементов — уровни логического нуля.

Введение элементов заряда, инвертора и двухвходового элемента

И-НЕ позволило ускорить процесс формирования сигнала логической единицы на выходе дешифратора, т.е. повысить быстродействие дешифратора. В результате, как показало моделирование на ЭВМ, предложенный дешифратор обладает в 2-2,5 раза более высоким быстродействием по сравнению с прототипом.