Устройство для управления памятью микрокоманд

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

<1>970378

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву

t51)M Na з (22) Заявлено 12.02.81(21) 3275051/18-24 с присоединением заявки ¹(23) Приоритет—

С 06 Г 13/06

Государствеииый комитет

СССР по делам изобретеиий и открытий

{53) УДК 681. 325 (088.8) Опубликовано 30.10.82. бюллетень № 40

Дата опубликования описания 301082

А. Н. Сенин, A. Б, Леонтьев, Л. A. Ko и Ю. Г. Бондаренко (72) Авторы изобретения (71) 3 а яв и тель (54) УСТРОИСТВО ДЛЯ УПРАВЛЕНИЯ ПАМЯТЬЮ

МИКРОКОМАНД

Изобретение относится к цифровой вычислительной технике и может быть использовано в блоках памяти микрокоманд.

Известно устройство для управления памятью микрокоманд, входящее в состав процессора и содержащее триггеры условия, расширения ветвления и переполнения, регистры адреса микрокоманды, операндов, общего и специального назначения (1 ).

Это устройство может работать с переменной системой команд и обладает воэможностью эмуляции, однако ему свойственна большая избыточность.

Наиболее близким техническим решением по своей сущности к предлагаемому является устройство для управления памятью микрокоманд, имеющее в своем составе блок памяти с k адресными входами, выход которого подключен к регистру микрокоманд, каждый иэ k разрядов которого подключен к первым входам первых k элементов

И, вторые входы которых соединены с (k+ 1) выходом регистра микрокоманд, регистр признаков переходов и регистр кода операции, выходы j разрядов которого подключены .3(первым входам вторых j элементов И, вторые входы которых соединены с (k+ c) выходом регистра микрокоманд (2).

Недостатком известного устройства является его малое быстродействие, так как, во-первых, при ветвлении микропрограммы по признакам не всегда обеспечивается прямой доступ к требуемой ячейке памяти микрокоманд, и, во-вторых, функциональная сложность комбинационной части блока определения следующего адреса определяет его большее время срабатывания.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для управления памятью микрокоманд, содержащее регистр микрокоманд, первую группу элементов И, регистр признаков переходов, регистр кода операции и вторую группу элементов И, причем первый вход каждого * -го элемента И второй группы (с 1, ..., 3) подклю25 чен к соответствующему входу ре.и .— ра кода операции, вторые входы всех элементов И второй группы объединены и подключены к (k+2) м управляющему выходу первой группы управляющих выходов регистра микрокоманд, 970378 парвнй вход. каждого р -го элеяэнта

И первой группы (= 1, ..., k) подключен к соответствующему управляющеглу выходу первой группы управляю \Hx выходов регистра микрокоманд, вторые входы всех элементов И первой группы объединены и подключены к (k+1)-му управляющему выходу первой группы управляющих выходов ре" гистра микрокоманд, группа информационных входов которого соединена с группой информационных выходов устройства, тактовый вход регистра микрокоманд соединен с тактовым, входом устройства, вход регистра кода операции соединен с входом кода операции устройства, вход регистра признаков переходов соединен с входом признаков переходов устройства, вторая гру*па управляющих выходов регистра микрокоманд соединена с группой управляющих выходов устройства, введены группа элементов ИИЛИ и группа элементов. ИЛИ, выход каждого у -го элемента ИЛИ- группы (4 = 1, ..., k) подключен к соответствующему адресному входу группы адресных входов устройства, первый вход каждого элемента ИЛИ группы подключен к выходу соответствующего элемента И первой группы, второй вход каждого элемента ИЛИ группы соединен ,с выходом соответствующего элемента

И второй группы, выход каждого Ф-го элемента И-ИЛИ группы (с = 1, ...,i) соединен с третьими входами соответствующих:: элементов ИЛИ группы, причем число элементов И ИЛИ, И-ИЛИ в группах находится в соотношении

< j < k, первые входы элементов

И каждого элемента И-ИЛИ группы подключены к соответствующим выходам регистра признаков переходов, а вторые входы элементов И каждого элемента И-ИЛИ групйы подключены к соответствующим управляющим выходам первой группы управляющих выходов регистра микрокоманд.

На чертеже представлена схема уст. ройства.

Устройство содержит блок 1 памяти регистр 2 микрокоманд, первую группу элементов И 3, вторую группу элементов И 4, группу элементов И-ИЛИ 5, группу элементов ИЛИ,б, регистр 7 кода операции, группу управляющих выходов 8 и тактовый вход 9, регистр

1Ц признаков перехода.

Устройство работает следующим образом.

Каждой команде, состоящей из кода операции и кода признаков, соответст вует определенная последовательность микрокоманд, т.е. микропрограмма, храниглая в блоке 1 памяти микрокоманд. Начальный адрес этой микропрограммы определяется кодом операции выполняемой команды, которая хранится на регистре 7 кода операции.

Этот начальный адрес снимается с регистра 7 кода операции и через вторую группу элементов И 4, группу

5 элементов HJIH б поступает на вход блока 1 памяти, выход которого подсоединен к входу регистра 2 микрокоманд (NK) и записывается в него синхроимпульсом по входу 9, 10, С группы управляющих выходов 8 микрокоманда подается на исполнительные устройства и управляет их работой. После выполнения каждой МК .Устройство переходит к выполнению следу15 ющей.

Адрес каждой МК зависит от содержимого регистра 2 NK, который определяет, какие из регистров подаются на вход группы элементов ИЛИ б адресной сборки памяти. При равенстве единице k+ 1 разряда МК на вход адресной сборки памяти подаются первые

И разрядов МК. При равенстве единице k+2 разряда МК на вход адресной сборки подается содержимое регистра

7 кода операции. При равенстве единице одного из разрядов МК от k+3 до 1 на вход адресной сборки подается соответствующий разряд регистра

10 признаков. При этом они могут заменять от .одного до i разрядов адреса МК.

Предлагаемое устройство управления памятью микрокоманд может работать в следующих режиглах естествен35 Ho ec." HH; ветвления по отдельным признакам; ветвления по группе гфизнаков; выхода на код операции; повторного выхода на код операции.

При естественной адресации, адрес, 40 следующий МХ, в явном виде записан в предыдущей. Это не означает, что он формируется по.какому-то закону, например, добавлением единицы к адресу предыдущих МК, в то же время

45 это не означает, что он выбирается из какого-то ограниченного поля памяти; он может быть произвольным и задается первыми k разрядами MK.Äëÿ: осуществления режима естественной адресации необходимо, чтобы k+1 разряд NK принял значение, равное единице, а остальные управляющие разря.ды, т.е, разряды с k+2 до 1 значение, равное нулю. Необходимо подчеркнуть, что значения разрядов каждой МК задаются при программировании. При помощи режима естественной адресации задаются адреса большинства NI( т.е. это наиболее часто встречающийся режим.

При работе в режиме ветвления по отдельным признакам младший разряд следующей МК определяется выбранным признаком из регистра 10 признаков, снимаемым при помощи единицы в одном

65 из р управляющих разрядов, подава5

970378

Формула изобретения

/ емым на вторые входы элементов И первого элемента И-ИЛИ 5 группы.

Остальные разряды адреса следующей МК задаются при помощи k разрядов предыдущей МК, как и при работе в режиме естественной адресации; . 5

При этом первый разряд MK должен быть равен нулю, для того чтобы он не маскировал собой обрабатывающий .признак, k+1 разряд равен единице, а остальные управляющие разряды, 10 т.е. разряды с 1<+2 до 1 должны быть равны нулю, кроме одного иэ них, который и определяет обрабатываемый .признак. При этом адреса ветвей, на которые выходит микропрограмма, могут находиться в любом месте памяти без каких-либо ограничений, что решает проблему равномерного и полного заполнения блока 1 пам .ки, т.е. емкость памяти используется полностью 20

Ветвление по группе признаков позволяет с одной микрокоманды.выходить сразу на несколько ветвей микропрограмм, что значительно ускоряет процесс вычислений, так как поэво- 25 ляет обрабатывать сразу несколько признаков при помощи всего одной МК.

При отсутствии такого режима пришлось бы обрабатывать каждый признак в от« дельности, что привело бы к потерям времени и удлинению микропрограмм.

Обработка нескольких признаков необходима при выполнении многих задач, в частности, задачи выработки адреса операнда при обращении к оперативно Ю 5 запоминающему устройству. Обычно адрес операнда вычисляется как сум,ма адресного смещения, задаваемого в команде и содержимого одного или нескольких индексных регистров. Широкое внедрение индексных регистров в современных вычислительных машинах требует задание их номеров в команде при помощи кода дополнительных признаков. В предлагаемом устройстве выход на микропрограмму обработки 45 требуемого индексного регистра из некоторого их числа осуществляется в один прием, что резко повышает скорость вычислений, т.е. в конечном счете быстродействие всей вычисли- 50 тельной машины, в которой применяется предлагаемое устройство.

Большая гибкость вышеуказанного режима позволяет применять его в различных устройствах и решать многообразные задачи без изменения схемы. Например, данный режим оказывается весьма эффективным при выполнении команд типа условного перехода, в которых обычно кроме кода 66 операции используется большое поле дополнительных признаков, определя-, ющих тип условного перехода.

Режим ветвления по группе признаков осуществляется подачей соот- 6$ ветствующих признаков на вход адре-. са памяти микрокоманд в качестве адресных разрядов. Признаки поступают на вход блока 1 памяти через элементы И-ИЛИ 5, при появлении единиц в соответствующих управляющих разрядах от k+2 до 1 микрокомапды.

При этом поле кода признаков может быть переменным от i разрядов до одного. Остальные разряды адреса блока

1 памяти микрокоманд, при этом мож.но задавать произвольно, при помощй первых k разрядов микрокоманды, причем k+1 MK должен быть равен единице. Выбранный метод адресации, кроме увеличения быстродействия ЭВМ, з начи тель но упрощает программирование, что в конечном итоге ускоряет разработку, а значит и удешевляет ее.

Режим выхода на код операции служит,цля выхода на микропрограммы обработки команд и не требует особых пояснений. Необходимо только указать, что в этом случае первые j разрядов адреса равны коду операции команды, а остальные. нули.

В режиме повторного выхода на код операции разряды адреса микрокоманды, начиная с 3 +1 до Е,определяются соответствующими разрядами микрокоманды. Данный режим необходим для перехода от частей микропрограмм общих для нескольких команд к частям индивидуальным для каждой команды.

Использование предлагаемого устройства управления памятьи микрокоманд позволяет повысить быстродействие вычислительной машины на

30-40%. устройство для управления памятью микрокоманд, содержащее регистр микрокоманд, первую группу элементов И, регистр признаков переходов, регистр кода операции и вторую группу элементов И, причем первый вход каждого

eL -го элемента И второй группы (oL =

1, ..., j) подключен к соответствующему выходу регистра кода операции, вторые входы всех элементов И второй группы объединены и подключены к k+2-му управляющему выходу первой группы управляющих выходов регистра микрокоманд, первый вход каждого р -ro элемента И первой группы (9 = 1. .. ° k) подключен к соответствующему управляющему выходу первой группы управляющих выходов регистра микрокоманд, вторые входы всех элементов И первой группы объединены и подключены к (kt 1) -му управляющему выходу первой группы управляющих выходов регистра микрокоманд, группа информационных входов которого со970378

Тираж 731 Подписное

ВНИИПИ Заказ 8389/60 с!

Филиал ППП "Патент", г.ужгород, ул.Проектная,4

v единена с группой информационных выходов устройства, тактовый вход регистра микрокоманд соединен с тактовым входом устройства, вход регистра кода операции соединен с входом кода операции устройства, вход регистра признаков переходов соединен с входом признаков переходов устрой" ства, вторая группа управляющих выходов регистра микрокоманц соединена с группой управляющих выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены группа элементов И-ИЛИ и группа элементов ИЛИ, выход каждого р --го элемента ИЛИ группы (у =1, ..., k) подключен к соответствующему адресному входу группы адресных входов устройства, первый вход .каждого элемента ИЛИ группы подключен к выходу соответствующего элемента И первой группы, второй вход каждого элемента ИЛИ группы соединен с выходом соответ-вующего элемента И второй группы, выход каждого 0 -ГО ЭлемЕНта И вЂ И группы (д = 1, ..., i) соединен с третьими входами соответствующих элементов ИЛИ группы, причем число

5 элементов И, ИЛИ, И-ЙЛИ в группах находится в соотношении i < j < k, первые входы элементов И каждого элемента И-ИЛИ группы подключены к соответствующим выходам регистра

1Q признаков переходов, а вторые входы элементов И каждого элемента И-ИЛИ группы подключены к соответствующим управляющим выходам первой группы управляющих выходов регистра микро15 команд

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ì 526902, кл. G 06 С 15/06, 1974.

2, Березенко A. Н. и др. МикроЭВМ на микропроцессорном наборе. Серия K 589. Микроэлектронная промышленность. 1978, вып. 6.