Устройство для возведения в квадрат и извлечения квадратного корня

 

УСТРОЙСТВО ДДЯ ВОЗВЕДЕНИЯ В КВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее регистр основанияj блок возведения десятичной цифры в квадрат, умножитель, десятичный счетчик , преобразователь двсятичногр числа в двоичный код, схему сравнения генератор импульсов, блок задания констант, первый элемент И, блок управления, вычитающий счетчик, причем блок управления содержит генератор такт9в, счетчик, первьм второй и третий деамфраторы, второй, третий и четвертый элементы И, счетчик lyiKлов , счетчик тактов, первый и второй триггеры, элемент ИЛИа группу элементов ИЛИ, триггер операций, выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора, выходы с первого по пятый которого соединены с пepвы rи входами элементов ИЛИ группы, вторые входы которых соединены с первого по пятьш выходами TiTbporo дешифратора, информа1 ионные входы которого соединены с разрядными выходами счетчика 11 1клов, счетный вход которого соединен с выходом второго элемента И, перыый вход которого соединен с выходом генератора тактов и с первым входом третьего элемента И, выход которого соединен со счет-. ным входом счетчика тактов, разрядные вьссоды которого соединены с информационными входами третьего дешифратора , первый выход которого соединен с первым входом четвертого элемента И, выход которого соединен с входом сброса счетчика циклов и с первым входом элемента ИЛИ, выход которого соединен с первым входом первого триггера, первый выход которого соединен с вторым входом второ-, го элемента И, второй вход первого триггера соединен с шестым выходом второго дешифратора, с вторым входом элемента ИЛИ и с первым входом второго триггера, выход которого соедиS нен с вторым входом четвертого элемента И, первый выход триггера операций соединен с входами стробирования первого ч второго дешифраторов, вто-, рой выход триггера операций соединен СА 00 СП с входом стробирования третьего дешифратора , второй выход nepBolro триггера соединен с вторым входом ф со третьего элемента И, вьЬсоды элементов ИЛИ группы соединены соответственно с первыми управляющими входами блока возведения десятичной цифры в квадрат, регистра основания, умножителя , преобразователя десятичного числа в двоичньй код и десятичного счетчика, входы выбора операций устройства соединены с первым и вторым входами триггера операций, информационный вход устройства соединен с входом установки числа регистра основания , разрядные выходы которого сое

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

593 А (19) (И) 4 1) G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3417026/24-24 (22) 05.04.82 (46) 07.01. 8". Бюл. ¹ (72) А. Н. Фойда, О. Т. Чигири;r и Ю.Т. Чигирин (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

¹ 391560, кл. G 06 Р 7/552, 1973.

2. Авторское свидетельство СССР по заявке ¹ 3396077/24, кл. G 06 F 7/552, 18.02.82 (прототип)г (54)(57) УСТРОЙСТВО ДНЯ ВОЗВЕДЕНИЯ

В КВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДРАТНОГО

КОРНЯ, содержащее регистр основания, блок возведения десятичной цифры в квадрат, умножитель, десятичный счетчик, преобразователь десятичногр числа в двоичный код, схему сравнения, генератор импульсов, блок задания констант, первый элемент И, блок управления, вь1читающий счетчик, при— чем блок управления содержит генератор тактов, счетчик. первый„. втсрой и третий дешифраторы, второй третий и четвертый элементы И, сче. †.-1ик циклов, счетчик тактов, первый и второй триггеры, элемент ИЛИ, группу эле— ментов ИЛИ, триггер операций, выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора, выходы с первого по пятый которого соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с первого по пятый выходами

l второго дешифратора, информационные входы которого соединены с разрядными выходами счетчика циклов, счетный вход которого соединен с выходом второго элемента И, первый вход которого соединен с выходом генератора тактов и с первым входом третьего элемента

И, выход которого соединен со счет-. ным входом счетчика тактов, разрядные выходы которого соединены с информационными входами третьего дешифратора, первый выход которого соединен с первым входом четвертого элемента И, выход которого соединен с входом сброса счетчика циклов и с первым входом элемента ИЛИ, выход которого соединен с первым входом первого триггера, первый выход которого соединен с вторым входом второго элемента И, второй вход первого триггера соединен с шестым выходом второго дешифратора, с вторым входом элемента ИЛИ и с первым входом второго триггера, выход которого соединен с вторым входом четвертого эле мента И, первый выход триггера операций соединен с входами стробирования первого и второго дешифраторов, вто-, рой выход триггера операций соединен с входом стробирования третьего дешифратора, второй выход первого триггера соединен с вторым входом третьего элемента И, выходы элементов ИЛИ группы соединены соответственно с первыми управляющими входами блока возведения десятичной цифры в квадрат, регистра основания, умножителя, преобразователя десятичного числа в двоичный код и десятичного счетчика, входы выбора операций устройства соединены с первым и вторым входами триггера операций, информационный вход устройства соединен с входом установки числа регистра основания, разрядные выходы которого сое1133593

1S динены с первыми разрядными входами блока возведения десятичной цифры в квадрат и умножителя, выход которого соединен с первым входом преобразователя десятичного числа в двоичный код, выход которого соединен со счет-, ным входом десятичного счетчика, разрядные входы которого соединены с выходом блока возведения десятичной цифры в квадрат, вторые разрядные входы которого соединены с разрядны— ми выходами вычитающего счетчика и с вторыми разрядными входами умножителя, разрядные выходы регистра основания соединены соответственно с первой группой уцравляющих входов схемы сравнения, вторая группа управляющих входов которой соединена соответственно с разрядными выходами десятичного счетчика, первый информационный вход схемы сравнения соединен с первым входом первого элемента И и с шестым выходом группы элементов ИЛИ, выход схемы сравнения соединен с вторым входом первого элемента И, третий . вход которого соединен с вторым информационным входом схемы сравнения и с вторым выходом третьего дешифратора, третий, четвертый, пятый, шестой и седьмой выходы третьего де— шифратора соединены соответственно с вторыми управляющими входами блока

Изобретение относится к области вычислительной техники и может быть применено в цифровых приборах для обработки результатов измерения.

Известно устройство, содержащее 5 регистр основания, матрицу разрядов, матрицу произведения двух разрядов, накопитель, преобразователь числа в код, генератор импульсов и схему управления f1) .

Недостатком данного устройства является невозможность извлечения квадратного корня из заданного числа.

Наиболее близким техническим решением к изобретению является устройство для возведения в квадрат и извлечения квадратного корня, содержащее возведения десятичной цифры в квадрат, умножителя, регистра основания, преобразователя десятичного числа в двоичный код и десятичного счетчика, выход первого элемента И соединен со счетным входом вычитающего счетчика, вход начальной установки которого соединен с седьмым выходом второго дешифратора, выход генера тора импульсов соединен с вторым входом преобразователя десятичного числа в двоичный код и с четвертым входом первого элемента И, о т л и— ч а ю щ е е с я тем, что, с целью повышения его быстродействия, в него введены дешифратор и коммутатор, информационные входы которого соединены с выходами блока задания констант, управляющий вход ко— торого соединен с управляющим входом дешифратора, стробирующим входом коммутатора и седьмым выходом второго дещифратора, управляющие входы коммутатора соединены соответственно с выходами дешифратора, вхсды которого соединены соответственно с разрядными выходами регистра основания,. выходы коммутатора соединены соответственно с разрядными входами вычитающего счетчика, выход схемы сравнения соединен с вторым входом второго триггера.

2 регистр основания, матрицу возведения десятичной цифры в квадрат, матрицу произведения двух разрядов, десятичный счетчик, преобразователь десятичного числа в двоичный код, схему сравнения, генератор импульсов, блок констант, элемент И, блок управления, вычитающий счетчик, разрядные выходы которого соединены с разрядными входами матриц возведения десятичной цифры в квадрат и произведения двух разрядов, выходы которых соединены соответственно с входами десятичного счетчика и преобразователя десятичного числа в двоичный код, выход которого соединен со счетным входом цесятичного счетчика, выход которого соединен с первой группой управляющих входов

3 11335 схемы сравнения, вторая группа управляющих входов которой соединена с выходами регистра основания.

Извлечение квадратного корня в данном устройстве производится ме5 тодом последовательных проб эа несколько циклов, начиная с максимального числа, определяемого разрядностью устройства P2) .

Недостатком известного устройства является большое время, необходимое для достижения результата при малых значениях подкоренного числа.

Целью изобретения является повышение быстродействия устройства 15 (уменьшение времени выполнения операций) .

Поставленная цель достигается теи, что в устройство для возведения в квадрат и извлечения квадратного кор- 20 ня, содержащее регистр основания, блок возведения десятичной цифры в квадрат, умножнтель, десятичный счетчик, преобразователь десятичного числа в двоичный код, схему сравнения, генератор импульсов, блок задания констант, первый элемент И, блок управления, вычнтающий счетчик, причем блок управления содержит генератор тактов, счетчик,,первый, второй 30 и третий дешнфраторы, второй, третий и четвертый элементы И, счетчик циклов, счетчик тактов, первый и второй триггеры, элемент ИЛИ, группу элементов ИЛИ, триггер операций, выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора, выходы с первого по пятый которого соедине- 40 ны с первыми входами элементов ИЛИ группы, вторые входы которьк соединены с первого по пятый выходами второго дешифратора, информационные входы которого соединены с разрядными выходами 45 счетчика циклов, счетный вход которого соединен с выходом второго элемента И, первый вход которого соединен с выходом генератора тактов и с первым входом третьего элемента И, вы- 50 ход которого соединен со счетным входом счетчика тактов, разрядные выходы которого соединены с информационными входами третьего дешифратора, первый выход которого соединен с первым вхо-55 дом четвертого элемента И, выход которого соединен с входом сброса счетчика циклов и с первым входом элемента

93 4

ИЛИ, выход которого соединен с первым входом первого триггера, первый выход которого соединен с вторым входом второго элемента И, второй вход первого триггера соединен с шестым выходом второго дешифратора, с вторым входом элемента ИЛИ и с первым входом второго триггера, выход которого соединен с вторым входои четвертого элемента И, перзый вькод триггера операций соединен с входами стробирования первого и второго дешифраторов, второй выход триггера операций соединен с входом стробирования третьего дешифратора, второй выход первого триггера соединен с вторым входом третьего элемента И, выходы элементов ИЛИ группы соецинены соответственно с первыми управляющими входами блока возведения десятичной цифры в квадрат, регистра основания, умножителя, преобразователя десятичного числа в двоичный код и десятичного счетчика; входы выбора операций устройства соединены с первым и вторым входами триггера операций. информационный вход устройства соединен с входом установки числа регистра основания разрядные выходы которого соединены с первыми разрядными входами блока возведения десятичной цифры в квадрат и умножителя, выход которого соединен с первым входом преобразователя десятичного числа в двоичный код, выход которого соединен со счетным входом десятичного счетчика, разрядные входы которого соединены с выходом блока возведения десятичной цифры в квадрат, вторые разрядные входы которого соединены с разрядник выходаии вычитающего .счетчика и,с вторыми разрядными входами умножителя, разрядные выходы регистра основания соединены соответственно с первой группой управпякицих входов схемы сравнения, вторая группа управляюпр х входов которой соединена соответственно с разрядными вькодами десятичного счетчика, первый информационный вход схемы сравнения соединен с первым входом первого элемента И и с шестым выходом группы элементов ИЛИ, вькод схемы сравнения соединен с вторым входом первого элемента И, третий вход которого соединен с вторым информационным входом схемы сравнения и с вторым выходом третьего дешифратора, третий, чет1133593 вертый, пятый, шестой и седьмой выходы третьего дешнфратора соединены соответственно с вторыми управляющими входами блока возведения десятичной цифры в квадрат, умножителя, 5 регистра основания, преобразователя десятичного числа в двоичный код и десятичного счетчика, выход первого элемента И соединен со счетным входом вычитающегося счетчика, вход начальной установки которого соединен с седьмым выходом второго дешифратора, выход генератора импульсов соединен с вторым входом преобразователя десятичного числа в двоичный код и с четвертым входом первого элемента И, введены дешифратор и коммутатор, информационные входы которого соединены с выходами блока задания констант, управляющий 20 вход которого соединен с управляющим входом дешифратора, стробирующим входом коммутатора и седьмым выходом второго дейифратора, управляющие входы коммутатора соединены соответственно с выходами дешифратора, входы которого соединены соответственно с разрядными выходами регистра основания, выходы коммутатора соединены соответственно с разе пяпными Вхопами вычитаюшего счетчика, выход схемы сравнения соединен с вторым входом второго триггера.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2— блок-схема преобразователя десятичного числа в двоичный код.

Устройство для возведения в квад-, рат и извлечения квадратного корня (фиг. 1).содержит регистр 1 основа- 40 ния, блок 2 возведения десятичной цифры в квадрат, умножитель 3, десятичный счетчик 4, преобразователь

5 десятичного числа в двоичный код, генератор 6 импульсов,. вычитающий счетчик 7, первый элемент И 8, схему

9 сравнения, блок 10 задания констант, дешифратор 11, коммутатор 12, блок 13 управления, содержащий генератор 14 тактов, счетчик 15, пер†50 вый дешифратор 16, второй дешифратор 17; третий дешифратор 18, элемент ИЛИ 19, первый триггер 20, вто-. рой триггер 21, триггер 22 операций, второй элемент И 23, третий элемент 55

И 24, четвертый элемент И 25, счетчик 26 циклон, счетчик 27 тактов и группу элементов ИЛИ 28.

Преобразователь десятичного числа в двоичный код (фиг. 2) содержит сдвиговый регистр 29, элементы И 3034, схему ИЛИ 35, триггер 36 и схему И 37.

В предлагаемом устройстве возведение десятичного числа, например, А = a bc в квадрат, где <. — первый разряд числа, b — второй разряд . числа, д — третий разряд, алгоритм работы устройства будет следующий.

Сначала первый разряд числа умножается на все разряды числа А, начиная с первого разряда. Затем на все разряды числа А умножается второй разряд и т.д. Полученные частные произведения суммируются, причем каждое последующее произведение сдвигается относительно предыдущего на один разряд влево. схА вхА ас ахА

При основании числа, равном десяти, произведение одного разряда на другой (qb, о,cg) занимает два разряда, а их удвоенное произведение— три разряда.

Преобразуем приведенную форму записи в форму, удобную для анализа !

1133593

Как видно из приведенной формы записи, суммирование частных произ° ведений для возведения десятичного числа в квадрат реализуется при по-. мощи десятичного счетчика. 5

Частные произведения, равные квадрату каждого разряда, записываются в определенные разряды счетчика: квадрат 1-го разряда (с ) записывается в 1-й и 2-й разряды счетчика, квад- 10 рат 2-ro разряда (b ) записывается в 3-й и 4-й разряды счетчика, квадрат 3-го разряда (a2) записывается в 5-й и 6-й разряды счетчика. Частные произведения, равные удвоенным произ- 15 ведениям двух разрядов (2cb, 2са, 2bg) преобразуются в число-импульсный код и поступают в определенные разряды счетчика, где суммируются с числом, находящимся там. 20

Число-импульсный код удвоенного произведения 2Cb поступает на счетный вход 2-го разряда счетчика (единицы) и на счетный вход 3-го разряда счетчика (десятки). 25

Число-импульсный код удвоенного произведения 2 са поступает на счетный вход 3-ro разряда счетчика (единицы) и на счетный вход 4-го разряда счетчика (десятки). ЗО

Число-импульсный код удвоенного произведения 2ba поступает на счетный вход 4-ro разряда счетчика (единицы) и на счетный вход 5-го разряда счетчика (десятки) .

Извлечение квадратного корня в предлагаемом устройстве из десятичного числа А производится методом последовательных проб за несколько циклов. Для этого последовательно 40 возводятся в квадрат числа натурального рнда а (а ° а и отличаю щиеся друг от друга на одну градацию (единицу), начиная с максимального числа, которое можно извлечь иэ максимального числа А, и сравниваются с числом А. Последовательность таких операций продолжается до тех пор, пока выполняется неравенство g. > А, т.е. осуществляет- 0 ся условие q, — А О. Операция

1 извлечения квадратного корня из де-, сятичного числа А оканчивается в тот момент, когда выполнено неравенство а, ь А. Квадратный корень из числа А равен числу Ct„, когда впервые получена отрицвтельная или равная нулю разность а — А « О.

В зависимости от величины числа А, изменяющегося от максимального значения до нуля, извлечение квадратного корня начинается возведением в квадрат только тех разрядов числа натурального ряда Q„ On, квадрат которых равен максимальному числу А для данного числа разрядов, Операция возведения в квадрат производится следующим образом.

При поступлении первого импульса из генератора 14 тактов в счетчик 15 дешифратор 16 выдает разрешающий сигнал через группу элементов ИЛИ 28 на регистр 1 основания по которому в него записывается число А =аЪс, которое необходимо возвести в квадрат. При поступлении в счетчик 15 второго импульса из генератора тактов дешифратор 16 выдает разрешающий сигнал, который через группу элементов ИЛИ 28 поступает на блок

2 возведения десятичной цифры в квадрат. По этому сигналу квадрат каждого разряда а ", Ъ, с числа А поступает на соответствующие установочные входы определенных двоично-десятичных счетчиков десятичного счетчика 4.

Пои поступлении в счетчик 15 треть его импчльса из генеоатора 14 тактов деllIH(bpaToD 16 выпает через группу элементов ИЛИ 28 разрешающий сигнал на умножитель 3 и на преобразователь

5 десятичного числа в двоичный код.

По этому сигналу удвоенное произведение 2 cb (единицы) из умножителя 3 поступает на преобразователь 5 десятичного числа в двоичный код.

При поступлении в счетчик 15 четвертого импульса из генератора 14 тактов дешифратор 16 выдает через группу элементов ИЛИ 28 разрешающий сигнал на умножитель 3 и на преобразов.атель

5 десятичного числа в двоичный код.

По этому сигналу удвоенное произведение 2сЪ (десятки) из умножителя 3 поступает на преобразователь 5 десятичного числа в двоичный код.

При поступлении 5-ro и 6-го импульсов генератора 14 тактов в счет-, чик 15 производится преобразование удвоенного произведения 2 са в пропорциональное число импульсов, которое поступает в десятичный счетчик 4, При поступлении 7-го и 8-ro импульсов из генератора 14 тактов в счетчик

15 дешифратор 16 через группу элемен1133593

10 число (91,9,. число (9,9< число 9,, 9д, . число (94, 9 g), число 9,, если

91), если (9„9g,..., 9 )г ъ А )(9„

9„ ), если (91,92 ., 9„,) А ) (9 если (9,, 9 ) > A>(9„)г;

9 > А ) О.,9,..., 9„„) ; ,,92, q 9п- ) (9, 92 ., 9 )г. тов ИЛИ 28 выдает разрешающий сигнал на умножитель 3 и преобразователь 5 десятичного числа в двоичный код, по которому производится преобразование удвоенного произведения.2ba, . 5 находящегося в умножителе 3, в пропорциональное число импульсов, которое поступает в десятичный счетчик 4.

Операция извлечения квадратного корня производится следующим образом. 10

Депп фратор 11 анализирует число А, поступившее в регистр 1 основания.

Число (9„, 9,..., 9„) из вычитающего счетчика 7 поступает на блок 2 возведения десятичной цифры в квадрат и возводится в квадрат за несколько тактов, как быпо описано ранее. Затем производится сравнение квадрата числа (9,9,..., 9„ )г, на- 5 ходящегося в десятичном счетчике 4, с числом А, находящимся в регистре 1 основания, схемой 9 сравнения.

В первом цикле, если (9,9,..., 9„)г ) А, схема 9 сравнения выдает 30 разрешение на первый элемент И 8 . Последний выдает импульс, который поступает на вычитающий счетчик 7. В вычитающем счетчике 7 находится число (9,9,..., 8 ). Это число возводит- З5 ся в квадрат и сравнивается с числом А.

Во втором цикле, если (91,9

8ь)г) А, схема 9 сРавнениЯ abq„ает разрешение на первый элемент И 8. 4о

Последний выдает импульс, который йоступает на вычитающий счетчик 7.

В вычитающем счетчике 7 находится число (9 1,9,..., 7п). Это число возводится в квадрат и сравнивается с числом А.

Такие операции возведения числа, находящегося в вычитающем счетчике

7, в квадрат и сравнения полученного ( результата с числом А продолжаются . so до тех пор, пока выполняется услоВ зависимости от разрядности числа А дешифратор 11 выдает командный сигнал на коммутатор 12, по которому из блока 10 задания констант в вычитающий счетчик ? записывается определенное число разрядов натурального

Ряда й< пгр ° ° ° р 0 л квадрат KoTopblx равен максимальному числу А для данного числа разрядов.

В вычитающий счетчик 7 записываются: вие а = (а,» д, э ... Р 00) ) A. Когда число и . станет меньше числа А

Э т.е, впервые будет получена отрицательная разность д, — А 0, схема 9 сравнения запрещает прохождение сигналов генератора 6 импульсов, через первый элемент И 8 на счетный вход вычитающего счетчика 7. На этом операций извлечения квадратного корня из данного числа оканчивается.

Изобретение характеризуется значительно меньшим временем выполнения операции извлечения квадратного корня из числа А, изменяющегося от макси-мального значения до нуля. В зависимости от величины числа А извлечение квадратного корня начинается возведением в квадрат только тех разрядов числа натурального ряда а

)у а,...,п,„, квадрат которых равен максимальному числу А для данного числа разрядов.

При двухраэрядном десятичном числе А, из которого извлекается квадратный корень, максимальное зна! чение которого равно 2, количество последовательных операций возведения числа в квадрат составляет 10 а в известном устройстве таких операций

10 ". Таким образом, в предлагаемом устройстве время выполнения операции извлечения квадратного корня уменьшено в — = 10" раз. О" д-1

1133593

1133593

Составитель А. Казанский

Редактор Т. Кугрышева Техред M. Гергель Корректор Е. Сирохман

Заказ 9948/40 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4