Усилитель считывания на кмоп-транзисторах

 

УСИЛИТЕЛЬ СЧИТЫВАНИЯ НА КМОП-ТРАНЗИСТОРАХ, содержащий элемент предварительной установки на р-канальных транзисторах, истоки которых соединены с шиной питания, затворы - с шиной стробирования, стоки - с входами соответствуюш .их выходных инверторов, ключевые элементы на р-канальных транзисторах , соединенных перекрестными связями, истоки которых соединены с шиной питания, стоки - с входами соответствующих выходных инверторов, элементы сравнения на п-канальных транзисторах, затворы которых являются входами усилителя, отличающийся тем, что, с целью повышения надежности усилителя, он содержит элемент стробирования на п-канальных транзисторах, дополнительные инверторы, каждый из которых состоит из р-канального ключевого и п-канального нагрузочного транзисторов, затворы каждого из которых объединены и подключены к входам соответствуюших выходных инверторов, сток нагрузочного и сток ключевого транзисторов каждого дополнительного инвертора объединены и подключены к истокам соответствующих п-канальных транзисторов элементов сравнения, истоки п-канальных транзисторов дополнительных i инверторов соединены со стоком п-канального транзистора элемента стробирования, (Л затвор которого является входом стробирования , а исток п-канального транзистора элемента стробирования соединен с общей шиной. 4 :о со Фиг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU,,„.,1149310

45па 1 С;/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н А ВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ (21) 3683544/24-24 (22) 30.12.83 (46) 07.04.85. Бюл. № 13 (72) П. Г. Шабалин, С. В. Кашигин и В. П. Старенький (53) 681.327.6 (088.8) (56) 1. Авторское свидетельство СССР № 1029227, кл. G 11 С 7/06, 1982.

2. Авторское свидетельство СССР по заявке № 3532687/24, кл. G 11 С 7/06, 14.07.83. (54) (57) УСИЛИТЕЛЬ СЧИТЫВАНИЯ НА

КМОП-ТРАНЗИСТОРАХ, содержащий элемент предварительной установки на р-канальных транзисторах, истоки которых соединены с шиной питания, затворы — с шиной стробирования, стоки — с входами соответствующих выходных инверторов, ключевые элементы на р-канальных транзисторах, соединенных перекрестными связями, истоки которых соединены с шиной питания, стоки — с входами соответствующих выходных инверторов, элементы сравнения на п-канальных транзисторах, затворы которых являются входами усилителя, отличающийся тем, что, с целью повышения надежности усилителя, он содержит элемент стробирования на п-канальных транзисторах, дополнительные инверторы, каждый из которых состоит из р-канального ключевого и п-канального нагрузочного транзисторов, затворы каждого из которых объединены и подключены к входам соответствующих выходных инверторов, сток нагрузочного и сток ключевого транзисторов каждого дополнительного инвертора объединены и подключены к истокам соответствующих и-канальных транзисторов элементов сравнения, истоки и-канальных транзисторов дополнительных инверторов соединены со стоком п-каналь- ® чого транзистора элемента стробирования, у затвор которого является входом стробиро- %УФ вания, а исток и-канального транзистора С элемента стробирования соединен с общей шиной.

1!49310

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах с высоким быстродействием и малой мощностью потребления.

Известен усилитель считывания на

КМОП-транзисторах (фиг. 1), содержащий первый и второй р-канальные транзисторы обратной связи, первый и второй транзисторы предварительной установки, первый и второй выходы, триггер, и-канальный стробирующий транзистор, первый и второй выходные инверторы, причем истоки первого и второго р-канальных транзисторов обратной связи соединены с шиной питания, затворы— с соответствующими выходами усилителя, стоки — с истоками соответствующих р-канальных транзисторов предварительной установки, с соответствующими входами и с истоками соответствующих р-канальных нагрузочных транзисторов триггера, стоки которых соединены со стоками соответствующих р-канальных транзисторов предварительной установки, со входами соответствующих выходных инверторов и со стоками соответствующих п-канальных транзисторов триггера, истоки которых соединены со стоком п-канального стробирующего транзистора, затвор которого соединен с затворами р-канальных транзисторов предварительной установки и с шиной стробирования, исток— с общей шиной (1).

Так как входы выходных инверторов усилителя подключены непосредственно к соответствующим плечам триггера, то из-за большой емкости входов инверторов быстродействие усилителя малое. Кроме того, при приходе стробирующего сигнала раньше сигналов сравнения из-за разброса технологических параметров КМОП-транзисторов возможно переключение триггера, а следовательно, и усилителя в положение, соответствующее ошибочному считыванию информм аци и.

Наиболее близким по техническому решению к предлагаемому является усилитель считывания на КМОП-транзисторах (фиг. 2), содержащий первый и второй р-канальные транзисторы предварительной установки, истоки которых соединены с шиной питания, стоки — с соответствующими шинами, первый и второй ключевые р-канальные транзисторы, соединенные перекрестными связями, истоки которых соединены с шиной питания, стоки — с соответствующими выходными шинами и со стоками первого и второго и-канальных транзисторов сравнения, истоки которых соединены со стоком и-канального стробирующего транзистора; исток и-канального стробирующего транзистора соединен с общей шиной, а на затвор подается стробирующий сигнал; первый и второй и-канальные форсирующие транзисторы, затворы которых соединены с соответ5

55 ствующими выходными шинами, стоки — с соответствующими входными шинами, причем исток первого форсирующего п-канального транзистора соединен со второй выходной ш и ной, а исток второ го форс ирую щего п-канального транзистора — с первой выходной шиной (2J.

Известный усилитель свободен от эффекта триггерной защелки при появлении сигнала на выходе усилителя, однако при рассогласовании сигналов сравнения и стробирования оба плеча усилителя разряжаются, и через выходной каскад протекает ток большой величины, что снижает эксплуатационные характеристики запоминающего устройства, а на выходе устанавливается напряжение, величина которого находится между логическим «0» и логической «1», Таким образом, правильная информация не может быть считана, т.е. известное устройство не обладает достаточной надежностью.

Целью изобретения является повышение надежности усилителя считывания на

КМОП-транзисторах.

Поставленная цель достигается тем, что усилитель считывания на КМОП-транзисторах, содержащий элемент предварительной установки на р-канальных транзисторах, истоки которых соединены с шиной питания, затворы — с шиной стробирования, стоки— со входами соответствующих выходных инверторов, -ключевые элементы на р-канальных транзисторах, соединенных перекрестными связями, истоки которых соединены с шиной питания, стоки — со входами соответствующих выходных инверторов, элементы сравнения на п-канальных транзисторах, затворы которых являются входами усилителя, содержит элемент стробирования на п-канальных транзисторах, дополнительные инверторы, каждый из которых состоит из р-канального ключевого и и-канального нагрузочного транзисторов, затворы каждого из которых объединены и подключены ко входам соответствующих выходных инверторов, сток нагрузочного и сток ключевого транзисторов каждого дополнительного инвертора объединены и подключены к истокам соответствующих и-канальных транзисторов элементов сравнения, истоки п-канальных транзисторов дополнительных инверторов соединены со стоком и-канального транзистора элемента стробирования, затвор которого является входом стробирования, а исток и-канального транзистора элемента стробирования соединен с общей шиной.

Включение дополнительных инверторов позволяет поднять напряжение переключения усилителя и стабилизировать его значение при разбросе технологических параметров КМОП-транзисторов и рассогласования сигналов стробирования и сравнения.

На фиг. 1 и 2 даны соответственно схемы известных (!) и (2) устройств; на фиг. 3—

1149310 принципиальная схема усилителя считывания на КМОП-транзисторах.

Усилитель считывания на КМОП-транзисторах содержит элемент предварительной установки на р-канальных транзисторах 1 и 2, ключевые элементы на р-канальных транзисторах 3 и 4, элементы сравнения на и-канальных транзисторах 5 и 6, первый стабилизирующий инвертор на транзисторах 7 и 8, второй стабилизирующий инвертор на транзисторах 9 и 10, элемент стробирования на и-канальном транзисторе I I, первый и второй входы 12 и 13, первый и второй выходы 14 и 15, общую шину 16, шину 17 стробирования, шину 18 питания, первый и второй выходные инверторы на транзисторах 19, 20 и 21, 22, причем истоки транзисторов I и 2 соединены с шиной 18 питания, стоки — со входами выходных инверторов на транзисторах 19, 20 и 21, 22 соответственно, затворы — с шиной 17 стробирования, затворы транзисторов 3 и 4 соединены перекрестной связью со входами выходных инверторов на транзисторах 21, 22 и 19, 20 соответственно, истоки транзисторов 3 и 4 соединены с шиной 18 питания, стоки со входами выходных инверторов на транзисторах 19, 20 и 21, 22 соответственно со стоками транзисторов 5 и 6 соответственно, затворы которых соединены со входными шинами 12 и 13 соответственно, истоки — с выходами стабилизирующих инверторов на транзисторах 7, 8 и 9, 10 соответственно, входы которых соединены перекрестными связями со входами выходных инверторов на транзисторах 21, 22 и 19, 20 соответственно, истоки транзисторов 7 и 9, соединены с шиной 18 питания, истоки транзисторов 8 и 10 — со стоком транзистора ll, затвор которого соединен с шиной 17 стробирования, исток — с общей шиной 16, выходы выходных инверторов на транзисторах 19, 20 и 21, 22 соединены с выходными шинами 14 и 15 соответственно.

Усилитель считывания на КМОП-транзисторах работает следующим образом.

В отсутствие обращения к усилителю считывания (т.е. шина 17 стробирования находится под напряжением логического «0»! элемент стробирования íà и-канальном транзисторе 11 закрыт, элементы предварительной установки на р-канальных транзисторах

1 и 2 открыты, на выходах вых. 1 и вых.2— логический «нуль», ключевые р-канальные транзисторы 7 и 9 закрыты, п-канальные нагрузочные транзисторы 8 и IO — открыты, входы вх. 1 и вх.2 находятся под напряжением логической «1», элементы сравнения на и-канальных транзисторах 5 и 6 открыты.

При обращении к усилителю считывания на шину 17 стробирования поступает сигнал уровня логической «1», элемент стробирования на и-канальном транзисторе 11 открывается, стоки транзисторов 7 и 8 и соответственно 9 и 10 разряжаются, а так как транзисторы 5 и 6 открыты, понижается напряже ние на стоках транзисторов 5 и 6 и на затворах транзисторов 3 и 4. При этом открываются ключевые элементы на р-канальных транзисторах.3 и 4, а также ключевые транзисторы первого и второго стабилизирую1 щих инверторов 7 и 9; при этом через и-канальные нагрузочные транзисторы 8 и 10 протекает ток, и при отсутствии разбаланса напряжения на входных шинах вх. 1 и вх.2 усилитель переходит в режим нелинейного делителя напряжения. Так как напря жение переключения стабилизирующих инверторов, образованных транзисторами 7, 8 и 9, 10 выбрано меньше, чем напряжение переключения выходных инверторов, образованных транзисторами 19, 20 и 21, 22, 2S напряжение переключения усилителя оказывается выше напряжения переключения выходных инверторов, что предотвращает появление сигнала помехи на выходных шинах вых. 1 и вых.2.

При разбалансе напряжений на входных

12 и 13 шинах на стоках транзисторов 5 и 6 возникает различное падение напряжений, которое также приложено и к затворам р-канальных транзисторов 3 и 4 ключевых элементов, к затворам р-канальных ключевых транзисторов 7 и 9, к затворам нагрузочных и-канальных транзисторов 8 и 10.

Имеющаяся положительная обратная связь между затворами р-канальных транзисторов ключевых элементов усилителя увеличивает разбаланс напряжений, обусловленный сиг4 налами на входных шинах, что приводит к переключению усилителя.

Применение стабилизирующих инверторов позволяет повысить напряжение переключения усилителя, стабилизировать его

4> значение при разбросе технологических параметров КМОП-транзисторов, сохранить постоянный уровень напряжения на выходе выходных инверторов усилителя при рассогласовании сигналов сравнения и стробирования и тем самым повысить надежность П функционирования усилителя.

1149310 num

Редактор Н. Егорова

Заказ Г907/37

Составитель В. Гордонова

Техред И. Верес Корректор М. Самборская

Тираж 584 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и о1крытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4