Запоминающее устройство с обнаружением ошибок

 

ЗАПОМИНАНШЩЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ ОШИБОК, содержащее накопитель , регистр слова, адресный регистр, выходной регистр, группу элементов ИЛИ, первьй, второй и третий сумматоры по модулю два, первый элемент И, счетчик, причем входы накопителя подключены соответственно к выходам регистра слова и адресного регистра, а выходы - к входам выходного регистра, выходы которого соединены с первыми входами элементов ИЛИ группы, причем выходы элементов ИЛИ группы и вход адресного регистра соединены соответственно с входами второго и первого сумматоров по мо-. дулю два, выходы которых подключены к входам третьего сумматора -по модулю два, выход которого соединен с вторым входом первого элемента И, вторые входы элементов ИЛИ группы, входы адресного регистра и выход счетчика являются соответственно информационньми и адресными входами и контрольным вьпсодрм устройства, отличающееся тем, что, с целью повышения надежности устройства , внего введены второй элемент И и четвертый сумматор по модулю два, первый вход которого соединен с выходом первого элемента И, а второй вход подключен к одному из выходов выходного регистра, а выход соединен с входом счетчика, причем выход третьего сумматора по модулю два соединен с вторым входом второго элемента И, выход которого соединен с одним иэ входов регистра слова, другие входы которого соединены с вторыми входами элементов ИЛИ группы , а первые входы первого и второго элементов И О) являются соответственно первым и втоNU рым управляющими входами устройства. СО

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ)УБЛИК (19) ((!) 4(5() G 11 С 29 00

Д E

1 Р °,ъ Ч . 1. .;1

1 у :ф

1ы .:;м : .

) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 37.25341/24-24 (22) 30. 01 . 84 (46) 30.06. 85. Бюл. ¹ 24. (72) Б.Д.Вилесов и С.И.Рымина (53) 681.327;,6 (088.8) (56) Авторское свидетельство СССР № 672655, кл. G 11 С 29/00, 1977. Авторское свидетельство СССР № 955197, кл. G 11 С 11/00, 1981. (54) (57) ЗАПОМИНА10ЩЕЕ УСТРОЙСТВО С

ОБНАРУЖЕНИЕМ ОШИБОК, содержащее накопитель, регистр слова, адресный регистр, выходной регистр, группу элементов ИЛИ, первый, второй и тре" тий сумматоры по модулю два, первый элемент И, счетчик; причем входы накопителя подключены соответственно к выходам регистра слова и адресного регистра, а выходы — к входам выходного регистра, выходы которого соединены с первыми входами элементов

ИЛИ группы, причем выходы элементов

ИЛИ группы и вход адресного регистра соединены соответственно с входами второго и первого сумматоров по модулю два, выходы которых подключены к входам третьего сумматора по модулю два, выход которого соединен с вторым входом первого элемента И, вторые входы элементов ИЛИ группы, входы адресного регистра и выход счетчика являются соответственно информационными и адресными входами и контрольным выходрм устройства, отличающееся тем,что, с целью повышения надежности устройства, в него введены второй элемент

И и четвертый сумматор по модулю два, первый вход которого соединен с выходом первого элемента И, а второй вход подключен к одному иэ выходов

1э выходного регистра, а выход соединен З с входом счетчика, причем выход третьего сумматора о модулю два соединен с вторым входом второго элемента

И, выход которого соединен с одним из входов регистра слова, другие входы которого соединены с вторыми входами элементов ИЛИ группы, а первые входы первого и второго элементов И являются соответственно первым и вторым управляющими входами устройства.

1 11647

Изобретение относится к запоминаю щим устройствам, Цель изобретения — повышение надежности устройства путем исключения случаев ложных сбоев при передаче массивов с повторяющимися адресами и повьппение диагностичности системы.

На чертеже представлена функциональная схема предлагаемого устройства, 10

Устройство содержит накопитель 1, соединенный с регистром 2 слова., адресным регистром 3 и через выходной регистр 4 с элементами ИДИ группы 5, к выходу которой подключен второй сумматор 6 по модулю два, вьг ход которого соединен с первым входом третьего сумматора 7 по модулю два, второй вход которого подключен к выходу первого сумматора 8 по моцулю два, а выход соединен с вторым элементом 9 И и через первый элемент

10 И вЂ” с четвертым сумматором 11 по модулю два и счетчиком 12, входы 13

Р 14 являются управляющими входами rS ус тройс тв а.

Устройство работает следующим образом, 1

В исходном состоянии регистры

2-4, а также счетчик 12 обнулены. В режиме записи массива информации код адреса и код записываемого слова подаются соответственно на входы адрес-З ного регистра 3 и на входы регистра 2 слова. Одновременно код адреса и код записываемого слова подаются соответственно на первый сумматор 8 по модулю два и через элементы ИЛИ 40 группы 5 — на второй сумматор 6 по модулю два, которые вырабатывают би-, ты четности адреса и записываемого слова. Биты четности объединяются третьим сумматором 7 по модулю два 45, в результирующий бит. С управляющего входа 14 на вход второго элемента 9 И при записи инАормации поступает единичный сигнал. Результирующий бит через второй элемент 9 И поступает на один из входов регистра 2 слова, после чего производится запись слова в соответствующую ячейку накопителя 1, Одним из разрядов записываемого слова является результирующий, бит четности.

91

В режиме считывания массива информации в каждом такте обращения чис-. ло, соответствующее коду адреса, извлекается из накопителя 1, Информационные разряды при этом через выходной регистр 4 поступают на выход ус тройс тва. Однов ременно бит че тности считанного слова поступает на чет- . вертый сумматор 11 по модулю два, а код адреса и код считанного слова подаются соответственно на первый сумматор 8 .по модулю два и через элементы ИЛИ группы 5 — на второй с умма тор 6 по мод улю дв а, ко т орые, как и при записи, вырабатывают битычетности адреса и считываемого слова, объединяемые третьим сумматором

7 по модулю два в результирующий бит. При считывании информации на вход 13 поступает единичный сигнал.

Результирующий бит через первый элемент 10 И поступает на вход четвертого сумматора 11 по модулю два, который по каждому слову массива при несравнении результирующих битов по записи и считыванию инАормации Аормирует сигнал. ошибки, поступающий на вход счетчика 12. Последний формирует код суммарного количества ошибок в массиве информации. К началу записи нового массива информации счетчик устанавливается в нулевое состояние.

В предлагаемом устройстве контрольный бит четности записывается по каждому слову входной информации.

При поступлении на вход устройства слов с одинаковыми адресами контрольный бит четности предыдущего слова, записанного в накопитель, перетирает. ся битом четности следующего слова с этим же адресом. Таким образом, введение четвертого сумматора по модулю два, второго элемента И и орга-, низация новых связей позволяет при записи информации сохранить в накопителе контрольный бит последнего слова в пачке слов,с повторяющимися адресами, который поступает на контроль при считывании информации, чем достигается возможность обработки массивов информации с повторяющимися адресами и повышается диагностическая способность системы, что в целом повышает надежность запоминающего устройства.

1 164791

Составитель Б.Вилесов

Редактор С.Лисина Техред Т.Дубинчак Корректор В,Гирняк

Филиал ППП "Патент", г. Ужгород, ур. Проектная, 4

Заказ 4194/50 Тираж 584

ВНИИПИ Государственного по делам изобретений

113035, Москва, .Ж-35, Подписное комитета СССР и открытий

Раушская наб., д. 4/5