Устройство для вычисления квадратного корня

 

Изобретение относится к области вычислительной техники и может быть использовано для аппаратурной реализации операции извлечения квадратного корня. Цель изобретения - сокращение аппаратурных затрат - достигается за счет модификации регистра 1 результата. Устройство содержит ре.- гистр 3 сдвига аргумента, сумматор 2 и регистр 1 результата, содержаний (п+1) 1К-триггеров и п - 2 ahe- ментов И (где п - разрядность регистра 1). Принцип работы устройства основан на поразрядных операциях с использованием сдвига. 2 ил., 1 табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (l9l S U (lll (504 G06 F 7 552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H A BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3934403/24-24 (22) 17.07.85 (46) 15.01.87, Бюл. ¹ 2 (71) Куйбьппевский политехнический институт им, В, В, Куйбьппева (72) А. М, Косолапов и B. С, Мелентьев (53) 681.325(088,8) (56) Авторское свидетельство СССР

¹ 877529, кл. G 06 Р 7/552, 1979.

Авторское свидетельство СССР № 239665, кл. G 06 F 7/552, 1969.

Авторское свидетельство СССР № 1140118, кл. G 06 F 7/552, 1983. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ (57) Изобретение относится к области вычислительной техники и может быть использовано для аппаратурной реализации операции извлечения квадратного корня. Цель изобретения — сокращение аппаратурных затрат — достигается за счет модификации регистра 1 результата. Устройство содержит ре" гистр 3 сдвига аргумента, сумматор

2 и регистр 1 результата, содержаний (и+1) IK-триггеров и n — 2 элементов И (где n — разрядность регистра 1). Принцип работы устройства основан на поразрядных операциях с использованием сдвига, 2 ил., 1 табл.

Изобретени» относится к вычислительной технике и может быть применено для аппаратурной реализации операции вычисления квадратного корня.

Цель изобретения — сокращение аппаратурнъ х затрат, На фиг. 1 представлена блок-схема. устройства дпя вычисления квадратного корня; на фиг, 2 =- функцио«1альная схема регистра результата, Устройство для вычисления квадг ратного корня содержит регистр 1 ре- зультата, сумматор 2 и регистр 3 сдвига аргумента, Регистр 1, результата содержит п IK--триггеров 4, вспомогательный

IK-триггер 5, элементы И б, .вход 7 переноса, вход 8 сброса и вход 9 синхронизации, Для вычисления квадратного корня из числа, содержащего и двоичных

\ разрядов с и-разряднои точностью сумматор 2 и регистр 3 сдвига должны иметь по (п+1) разрядов.

Вычисление квадратного корня о существляется следующим образом, !

Падкоренное выражение заносится в ppnêстр 3»

Б исходном состоянии в старшем (левом) разряде (n+ ) -го регистра

3 сдвига аргумента записан 0 в

ee ee и-м и (n- 1 ) -м р а з рядах регистра 1 р езул ь т ат а записана 1, а в о стал ьюе и вых разрядах регистра 1 записаны

"0". На вхоц старшего (г+1)-го разряда первого слагаемо го сумматор а 2 подана ™ ", Сначала производится вычисление квадратного корня из старших двух цифр подкоренного выражения. Для этого с помощью сумматора 2 производится сложение содержимого регистра 1 и содержимого регистра 3. Если на выходе сумматора 2 образуется сигнал переноса "1", то первая цифра корня равна "!ee, если сигнала переноса нет — "0", Для получения второй цифры корня на вход 9 синхронизации регистра подается синхроимпульс, При этом первая цифра корня заносится в обратном Коде в и-й разряд регистра а "1" с выхода триггера 4 (и-1)-г разряда регистра 1 переписывается в

Ф триггер 4 (и-2)-го разряда этого регистра, Если первая цифра корня— циница, то в сумматоре " сформиро83756 2 ван остаток, который переписывается в р еги стр 3, Е сли цифра корня — ноль, то подкоренное выражение, записанное в регистре 3, остается без изменения, Затем производится сдвиг регистра 3 на один разряд влево, Далее процесс вычисления выполняется как и для первой цифры корня, После получения второй цифры кор-!

Î ня на вход 9 синхронизации результата подается синхроимпульс, В (n-1)-й разряд регистра 1 записывается вторая цифра корня (в обратном коде). Единица с выхода триггера 4 (и-!

5 2)-го разреза регистра 1 переписывается в триггер 4 (p-3)-го разряда этого регистра. Затем производится сдвиг регистра 3 на один разряд влево и определяется третья цифра корня.

20 После выполнения п циклов в регистре 1 записывается результат вычисления квадратного корня в обратном коде °

Пример, Вычисление квадратного корня из числа 0,101010.

Б таблице приведены значения логических сигналов на информационных входах и выходах триггеров 4 и 5 для данного примера, Сигнал начальной установки поступает через вход 8 регистра 1 на входы сброса триггеров 4 и-го и (п-1)-го разряцов, устанавливая на их инверсных выходах "1", и на входы установ35 ки "1" триггеров 4 остальных разрядов и вспомогательного триггера 5, устанавливая на их инверсных выходах "0" „1-й цикл, Регистр 3: 0 10 10 1 0

Регистр 1: 1 10000

Сумматор 2: 0 0 1 10 0

На выходе переноса сумматора 2 присутствует 11 1, После выполнения суммирования содержимых регистров

1 и 3 на вход синхронизации 9 регистра 1 подается синхроимпульс.

На второй I-вход триггера 4 и-го разряда подан сигнал "1"; на втором

I-входе триггеров 4 остальных разрядов — "0"; на третьем I-входе триггеров 4 всех разрядов — "1", На первый К-вход триггера 4 (и-2)-ro разо 5 ряда подан сигнал "!"; на первый Квх од три г гер ов 4 остальных разрядов и триггера 5 — "0". К-входы триггеров 4 и-го и (п-1)-го разрядов соединены с общей шиной,, На второй

1? 83756

К-вход триггеров ч.подан сигнал 1

/ ю! гт

При подаче син х рои мпул ь с а н а динамиче с ки е тактовые вхо ды триггеров 4 и

5 н а инверсном выходе триггера 4 (и- 2 ) - го разряда устанавливаются сигнал " 1 ", а н а инверсном выходе три ггер а 4 и- го р аз ряда — си гнал

"0, являющийся первой цифрой корня в обратном коде, так как на первый

I-âõoä триггеров 4 с выхода переноса сумматора 2 через шину 7 задана

"1", Остаток из сумматора 2 переписывается в регистр 3 сдвига. После этого происходит сдвиг регистра 3 на один разряд влево, 2-й цикл

Регистр 3: 0 1 1 0 1 0 1

Регистр 1: 1 0 1 100 0

Сумматор 2: 0 0 0 1 1 0 О

На выходе переноса сумматора 2 присутствует "1". После выполнения суммирования на вход регистра 1 подается синхроимпульс, На инверсном выходе триггера 4 (и-3)-ro разряда устанавливается сигнал "1", а на инверсном выходе триггера 4 (п-1)-го разряда — "0" (вторая цифра корня в обратном коде). На выходе (n-2)-й схемы И имеется сигнал "0" который препятствует перезаписи триггера 4 п-го разряда, Остаток из сумматора 2 переписывается в регистр 3. После этого производится сдвиг регистра 3.

3-й цикл

Регистр 3: 0 0 1 1000

Регистр 1: l 001 100

Сумматор 2: 1 1 0 0 1 0 0

На выходе переноса сумматора 2 находится "0", После выполнения суммирования на вход 9 регистра 1 подается синхроимпульс. На инверсном выходе триггера 4 (и-4)-го разряда устанавливается сигнал "1". На инверсном выходе триггера 4 (п-2)-го разряда остается сигнал "1" (третья цифра корня в обратном коде), Содержимое регистра сдвига 3 не изменяется. После этого производится сдвиг

3 регистра, 4-й цикл

Регистр 3: 0 1 1 00 00

Регистр 1: 1 00 I 1 10

Сумматор 2: 1 1 1 1 1 1 0

На выходе переноса сумматора 2 имеется "0". После выполнения с суммиро вания на вход 9 р еги стр а 1 подается синхроимпульс, На инверсном выходе триггера 4 (п-5)-го разряда устанавливается сигнал "1". На инверсном выходе триггера 4 (и-3)-го разряда остается сигнал "1" (четв отая цифра корня в обратном коде). !

О Содержимое регистра 3 сдвига не изменяется,. После этого производится сдвиг регистра 3.

5-й цикл

Регистр 3: 1 1 0 0 0 0 0

Регистр 1:1001111

Сумматор 2: 0 1 0 1 1 1

На выходе переноса сумматора 2

20 присутствует "1" ° После выполнения суммирования на вход 9 регистра 1 подается синхроимпульс. На инверсном выходе вспомогательного триггера 5 устанавливается сигнал "1". На инверсном выходе триггера 4 (n-4)-го разряда имеется "0" (пятая цифра кор" ня в обратном коде), Остаток иэ сумма гора 2 переписывается в регистр 3 сдвига. После этого производится

30 сдвиг регистра 3, 6-й цикл

Регистр 3: 1 0 1 1 1 1 0

Регистр 1: 1 0 0 1 1 0 1

Сумматор 2: 0 1 0 1 0 1 1

На выходе переноса сумматора 2 имеется "1". После выполнения суммирования на вход 9 регистра 1 пода40 ется синхроимпульс, На инверсном выходе триггера 4 (и-5)-го разняла присутствует "0" (шестая цифра корня в обратном коде).

На инверсных выходах триггеров 4 регистра 1 установлен код 1,001100 (результат вычисления в обратном коде) .

Сокращение аппаратурных затрат в устройстве происходит в результате исключения из устройства счетчика циклов

Формула изобретения

Устройство для вычисления квадратного корня, содержащее регистр сдвига аргумента, сумматор и регистр результата, содержащий п триггеров, 1283756

25 где n — разрядность регистра резуль-, тата, выход переноса сумматора подключен к первым I-входам всех триггеров, R-входы n-ro и (п-1)-го триггеров объединены, а S-входы остальных триггеров подключены к входу сброса устройства, инверсные выходы всех триггеров подключены к входам разрядов первого слагаемого сумматора, входы разрядов второго слагаемого которого подключены к выходам соответствующих разрядов регистра сдвисдвига аргумента, вход (и+1)-го разряда первогб слагаемого сумматора подключен к входу логической единицы устройства, выходы суммы сумматора подключены к информационному входу регистра сдвига аргумента, о т л и ч а ю— щ е е с я тем, что, с целью сокращения аппаратурных затрат за счет 20 модификации регистра результата, в регистр результата введены вспомога. тельный триггер и (n-2.) элементов И, С-входы всех триггеров подключены к входу синхронизации устройства, инверсный выход вспомогательного триггера подключен к второму I-входу первого триrгера, инверсный выход которого подключен к К-входу вспомогательного триггера и второму I-входу второго триггера, инверсный выход i-ro триггера (i=2 и-1) подключен к второму I-входу (i+1)-ro триггера и первому К-входу (i-1)-ro триггера, прямой выход вспомогательного триггера подключен к третьему

I-входу второго триггера.и первому входу первого элемента И, выход

j-го элемента И (j=l, °... n-3) подключен к первому входу (j+1.)-го элемента И, второму К-входу j-го триггера и третьему I-входу (j+2)-ro триггера, выход (n-2)-го элемента И подключен к второму

К-входу (n-2)-ro триггера и третьему I-входу n- ro три r rep а, прямой выход f-ro триггера (f=l п-2) подключен к второму входу f-го элемента И, К-входы и-го и (п-1)-ro триггеров и I-вход вспомогательного триггера соединены с входом логического нуля устройства, вход сброса устройства соединен с R-входом и-го три ггер а.

128375б о ело

И Р Х о о о о о о о о о о о о о о о о о о о о о о о о о о о о о о о о о

О О О о о о о о р о о о о о о о р о о о о о о о о о о о о о о о о о о о о о о о о о о

О О О О о о о о о о

o e e o о о о о о о о о о

Е О О О о о

1м

) L

О О

С Ъ 4

О О О О О О О о а о q о о о

О

О о о

О О о о о о о о о о о о о о о о о о о о о о о

4 ь4 о о о

О о о о о о о о о о о о о о

О О О О О О О О O О

О О О О О О О Î О

О О О о

I i

4 4 О

1 41м

М 44 - 1

4 4 Ь4

44 — — 4

444 44Н

i l a ! ц

4 4 Н 4

Г 1

4 о о о о о о о о о о

4 IC

О

Оe444OVe

V44Pg о о о о о о о о о о о о о о о о о о о

О ! о

1283756

Составитель Д. Хан-Магомедов

Редактор Л, Пчелинская Техред Л.Сердюкова Корректор В. Бутяга

Заказ 7442/47 Тираж 670 Подпи с но е

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4