Способ изготовления запоминающего устройства

 

Изобретение относится к вычислительной технике и может быть испрльэовано в запоминающих устройствах. Целью изобретения является повьшение надежности запоминающего устройства. Поставленная цель достигается за счет вскрытия окон над U-образными областями р-типа в диэлектрическом защитном слое, после чего формируют кольцевые пористые объемы, пропитьшают их ферритообразующими солями металлов , проводят химическую обработку до образования микросердечников, после чего формируют пропшвку ферритовых микросердечников. 2 ил. (/)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19> (11) (50 4 С 11 С 11/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3930113/24-24 (22) 12.07.85 (46) 30. 07.87. Бюл. У 28 (72) Я.M. Беккер, M.ß. Беккер,.

В.И. Левшин, Н.Д. Фролов и Е.Г.Фролкова (53) 681.327.66(088.8) (56) Авторское свидетельство СССР

Р 896689, кл. G 11 С 5/02, 1980.

Патент США N - ЗД19060, кл. С 25 F 5/00, опублик. 1974. (54) СПОСОБ ИЗГОТОВЛЕНИЯ 3AIIOMHHAIOЩЕГО УСТРОЙСТВА (57) Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах.

Целью изобретения является повышение надежности запоминающего устройства.

Поставленная цель достигается за счет вскрытия окон над U-образными областями р-типа в диэлектрическом защитном слое, после чего формируют кольцевые пористые объемы, пропитывают их ферритообразующими солями металлов, проводят химическую обработку до образования микросердечников, после чего формируют прошивку ферриC товых микросердечников. 2 ил.

1327188

Изобретение относится к вычислительной технике и может быть использовано, в частности, при изготовлении запоминающих устройств (ЗУ).

Целью изобретения является повышение надежности запоминающего устройства.

На фиг. 1 изображено ЗУ; на фиг. 2 — последовательность технологических операций.

Запоминающее устройство содержит полупроводниковую подложку 1, на которой размещены схема управления 2, включающая изоляционные слои 3, а также ферритовые микросердечники 4, адресные и разрядные шины 5, печатные коммутационные шины 6.

На фиг. 2 обозначено: А — формирование локальных р -слоев в подложке р -типа; Б — эпитаксиальное наращивание п-слоя и формирование локальных р -слоев на всю глубину и-слоя,  — нанесение защитной пленки и электрода, анодная обработка в темноте, термообработка в кислороде; à — локальная анодная обработка на свету, химико-термическая обработка ферритовых микросердечников;

Д вЂ” формирование эмиттера и базы активных элементов; Š— нанесение защитной пленки, локальная анодная обработка оставшихся р+-слоев; Ж— заполнение пористых слоев проводящим материалом; 3 — нанесение контактных площадок и шин коммутации.

Изготовление ЗУ на полупроводниковой подложке осуществляется следующим образом. В исходной подложке с низколегированной дырочной проводимостью (р -слой) формируют методом диффузии по заданному защитным слоем (Sin ) рисунку локальные высоколегированные поверхностные слои дырочной проводимости (р -слои). Для диффузии примеси подложку нагревают до .800 С и над поверхностью пропускают газ, содержащий смесь. Примесь диффундируют в глубь подложки через окна„ вскрытые в слое SiO.. Далее эпитаксиально наращивают на всей по верхности подложки слой с электронной проводимостью (п-слой). Для этого пропускают над нагретой до 1250 С подложкой поток газа, содержащий несколько соединений, которые, вступая в химическую реакцию, разлагаются на части и приводят к образоваHHKl эпптаксиального слоя с Tl †прово5

55 димостью на поверхности пластины.

Затем в и-слое на всю его глубину ! до исходной подложки формируют локальные р -слои методом диффузии по заданному слоем Si02 рисунку Изоляционные слои для активных элементов формируют сначала анодной обработкой р+-слоев в плавиковой кислоте, а потом термообработкой в атмосфере кислорода. Для равномерного растекания тока при анодной обработке на другую сторону пластины наносят тонкий слой меди, служащий электродом.

Так как двуокись кремния растворяется в плавиковой кислоте, то перед анодной обработкой выборочно по заданному рисунку поверхность подложки и часть р -слоев защищают защитной пленкой. Для маскировки при анадной обработке в плавиковой кислоте широко применяют слои нитрида кремния толщиной О, 15-0,20 мкм, которые обеспечивают эффективную защиту в течение 600-900 с. Нитрид кремния осаждают, непосредственно на рабочую поверхность пластины или на тонкий слой двуокиси кремния, полученный термическим окислением. Режимы анод-. ной обработки выбираются исходя из требуемой толщины пористого кремния.

При анодной обработке в темноте высоколегированные области р+-типа превращаются в пористый кремний, а слаболегированные области р -типа и области и-типа остаются неизменными.

Далее образуют изоляцию из окисла

SiO для активных элементов методом локальной анодной обработки в темноте в электропите с концентрацией плавиковой кислоты 257 и плотностью анодного тока 5 мА/см . Затем полу2 ченные пористые слои термически обрабатываются в атмосфере влажного кислорода при 1273 К в течение 240 мин.

После образования изоляции из окислов SiO вновь защищают подложку пленкой нитрида кремния, вскрывают окна вокруг защищенных р -слоев и затем проводят локальную анодную обработку на свету и-слся в электролите с концентрацией плавиковой кислоты 507. при плотности анодного тока

300 мА/см и при интенсивности освещения 60 мВт/см с образованием пористых объемов толщиной 16 мкм. Диаметр пор на поверхности пористых объемов кремния составляет 1-10 нм в объеме до 1 мкм. Полученные порис1327188

25 тые объемы в форме микросердечников пропитываются водным раствором, содержащим 9,34 r Li S04 Н,О; 16,44 r

MnS04 НгО, 174 2 Ре(804) ° n НгО в

1500 мл воды, затем пористые слои помещаются в водный раствор, содержащий 125 г гидроокиси аммония и 40,5 г стеариновой кислоты в 2000 мл воды.

При этом в пористых слоях образуется 10 осадок из окислов. Подложка нагревается на воздухе до 200 С, при этом смесь окислов становится однородной. Далее подложка нагревается до 400 С и выдерживается при этой температу- 15 ре в течение 1 ч. При этом в пористых слоях образуется феррит с размерами зерен до 100 А и прямоугольной петлей гистерезиса.

Далее формируют базу и эмиттер 20 активных элементов методами ионного легирования. При этом ионы примесей ускоряют в ускорителе до 300 кэВ, а затем их направляют на подложку, защищенную в нужных местах маской.

После формирования базы и эмиттера для активных элементов на подложку наносят пленку из нитрида кремния, вскрывают окна в нужных местах и про водят локальную анодную обработку в 30 темноте оставшихся р+-слоев.

Получившиеся после анодной обработки пористые слои для коммутации пропитывают раствором азотно-кислого серебра и восстанавливают до чистого серебра в проявителе, при этом получаются электропроводящие каналы, которые являются адресными и разрядными шинами.

Далее с поверхности полупроводни- 40 ковой подложки удаляются все защитные слои и на поверхности подложки методом фотолитографии формируются контактные площадки .и шинык шине коммутации ЗУ.

Преимущества изобретения по сравнению с прототипом определяются следующими факторами. Ферритовые микросердечники и проводящие каналы формируют в той же самой полупроводниковой подложке, что и схема управления, кроме того, сохраняется планарность рабочей поверхности подложки, что позволяет объединить ферритовые микросердечники и активные элементы по поверхности подложки коммутирующими шинами. При этом сокращается количество паянных соединений, уменьшается длина коммутирующих шин и снижаются паразитные помехи, что в совокупности повышает надежность работы ЗУ.

Формула изобретения

Способ изготовления запоминающего устройства, заключающийся в формировании в полупроводниковой подложке р -типа слоев р -типа, в нанесении на одну из поверхностей полупроводниковой подложки р -типа эпитаксиального слоя п-типа, в формировании в нем на всю глубину областей р -типа до частичного перекрытия слоев р -типа с образованием Ш-образных и U -образных областей, в нанесении на поверхность эпитаксиального слоя и-типа защитного диэлектрического слоя с отверстиями над Ш-образными областями, в нанесении на другую поверхность полупроводниковой подложки р -типа металлического электрода, в формировании изоляционных слоев, активных элементов и в нанесении на поверхность полупроводниковой подложки контактных площадок и коммутационных шин, о т л и ч а ю щ и й— с я тем, что, с целью повышения надежности запоминающего .устройства после формирования Ш-образных в сечении изоляционных слоев, в диэлектрическом защитном слое вскрывают окна над

U -образными областями р-типа, после чего в приповерхностной зоне эпитаксиального слоя и-типа формируют кольцевые пористые объемы, пропитывают их ферритообразующими солями металлов и проводят термохимическую обработку до образования ферритовых микросердечников, а после формирования активных элементов наносят защитный диэлектрический слой, вкрывают окна над U --образными р+-областями, воздействуют на эти р+-области анодным током до образования пористых U-образных областей, которые пропитывают солями металлов, после чего проводят химическую обработку до образования прошивки ферритовых микросердечников.

1327188 ю а е

0 а

Составитель Л.Амусьева

Техред Л.Олийнык

Корректор А. Зимокосов

Редактор И.Бандура

Заказ 3403/50

Тираж 589 Подписное

В!!ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

ЛЗ Щ

Си

4iz+w

Способ изготовления запоминающего устройства Способ изготовления запоминающего устройства Способ изготовления запоминающего устройства Способ изготовления запоминающего устройства 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для создания интегральных схем статических запоминающих устройств с произвольной выборкой на МДП-транзисторах, Целью изобретения является увеличение быстродействия ячейки памяти

Изобретение относится к области вычислительной техники

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах

Изобретение относится к вычислительной технике и может быть использовано при изготовлении интегральных схем запоминающих устройств

Изобретение относится к полупроводниковой электронной технике

Изобретение относится к области электроники и может быть использовано в БИС на МДП-транзисторах

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам , и может быть использовано для организации задержки и перестановки данных

Изобретение относится к вычислительной технике и может быть использовано в энергонезависимых запоминающих устройствах с произвольной выборкой

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх