Формирователь напряжения смещения подложки для интегральных схем

 

Изобретение относится к области электроники и может быть использовано в БИС на МДП-транзисторах. Цель изобретения - повышение нагрузочной способности формирователя напряжения смешения подложки для интегральных схем. Поставленная цель достигается тем, что в формирователь напряжения смещения подложки для интегральных схем, содержащий первый, второй, третий и четвертый пороговые транзисторы , конденсатор подзаряда и смещения, первую и вторую информационные щины входа, информационный выход, введены управляющий транзистор, второй конденсатор подзаряда, третий информационный вход и управляющий выход. Повышение нагрузочной способности обеспечивается за счет повышения напряжения перезаряда конденсатора смещения на величину порогового напряжения первого порогового транзистора, что, в свою очередь, обусловлено повышением напряжения на затворе первого порогового транзистора до величины, превышающей пороговое напряжение первого порогового транзистора при заряде емкости смещения. 2 ил. а со N5 o со 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1322374 А 1 (5I) 4 G I l С I I 40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4020837/24-24 (22) 12.02.86 (46) 07.07.87. Бюл. № 25 (72) А. Б. Однолько и С. И. Земцовский (53) 681.327.66(088.8) (56) Электроника, 1977, № 16, с. 66.

Авторское свидетельство СССР № 1185396, кл. G ll С II/40, 1984. (54) ФОРМИРОВАТЕЛЬ НАПРЯЖЕНИЯ

СМЕЩЕНИЯ ПОДЛОЖКИ ДЛЯ ИНТЕГРАЛЬНЫХ СХЕМ (57) Изобретение относится к области электроники и может быть использовано в БИС на МДП-транзисторах. Цель изобретения — повышение нагрузочной способности формирователя напряжения смещения подложки для интегральных схем. Поставленная цель достигается тем, что в формирователь напряжения смещения подложки для интегральных схем, содержащий первый, второй, третий и четвертый пороговые транзисторы, конденсатор подзаряда и смещения, первую и вторую информационные шины входа, информационный выход, введены управляющий транзистор, второй конденсатор подзаряда, третий информационный вход и управляющий выход. Повышение нагрузочной способности обеспечивается за счет повышения напряжения перезаряда конденсатора смещения на величину порогового напряжения первого порогового транзистора, что, в свою очередь, обусловлено повышением напряжения на затворе первого порогового транзистора до величины, превышающей пороговое напряжение первого порогового транзистора при заряде емкости смещения. 2 ил.

1322374

Фор.чуда изобретения

Изобретение относится к электронике и может быть использовано в БИС на МДПтранзисторах.

Цель изобретения — — повышение нагрузочной способности формирователя напряжения смещения подложки.

На фиг. 1 представлена принципиальная схема формирователя напряжения смещения подложки; на фиг. 2 временная диаграмма его работы.

Формирователь напряжения смещения подложки содержит с первого по четвертый пороговые транзисторы 1- — 4, управляющий транзистор 5, конденсатор 6 смещения, первый 7 и второй 8 конденсаторы подзаряда, первый 9, второй 10 и третий 11 информационные входы, управляющий вход

12, информационный вход 13 и общую шину 14.

Формирователь напряжения смещения подложки для интегральных схем работает следующим образом.

В исходном состоянии на первой информационной шине 9 входа присутствует высокий потенциал, на второй информационной шине 10 входа — низкий потенциал, на третьей информационной шине 11 входа— высокий потенциал, а иа управляющей 12 шине низкий потенциал.

Напряжение на затворе первого порогового транзистора 1 больше, чем пороговое напряжение V (транзистор откр IT) . Напряжение на истоке второго пороговоп> транзистора 2 равно напряжению общей шины 14 (уровень нуля).

Таким образом, кондеиcàT<>р 6 смегцения заряжен до V . .Гчьt, где V:« -- наибольшее значение напряжения входного сигнала;

Гдд -- напряжение питания интегральной схемы.

В исходном состоянии напряжение на затворе второго 2 порогового транзистора ш>ддерживается иа уровне Гвв Г> за счет четвертого 4 пороговог<> транзистора, t T<> соответствует закрытому состоянию второп>

2 порогового транзистора, t;t< Гвв напряжение подложки; à — пороговое напряжение транзистора.

Затем иа уиравлякнцую шину 12 подается высокий потенциал, напряжение иа затворе первого порогового транзистора 1 уменьшается 10 нуля, транзистор l закрывается.

Затем на информационные шины 9 и 11 вхопа подают низкий потенциал, tt на информационнхю шину 10 входа — высокий потенциал.

По причине < х<костной связи напряжение иа истоке второго порогового транзистора 2 становится отрицательным, ири этом напряжение на затворе второго порогового транзистора 2 становится болыие, чем

Гвв+Г, транзистор 2 открывается и происходит выравнивание напряжений и<тока второго порогового Tраизистора 2 и ииформационного выхода 13. В конце переходного процесса устанавливается напряжение на затворе второго порогового транзистора 2, ра вное Vt>, + V, за счет третьего порогового транзистора 3, а на истоке второго порогового транзистора 2 — напряжение, равное Vt>t, Таким образом, конденсатор 6 смещения заряжен до напряжения Г-.— )Výâ (Заряд в подложке равен g = (V .

l ко>< ) C= (1rt> )Vt»> ) ) С, где С вЂ” величина емкости конденсатора 6 смещения.

Через некоторое время на информационную шину 10 входа подают низкий потенциал. Напряжение на затворе второго порогового транзистора 2 становится меньше, чем Vt>tt -- VT (за счет емкостной связи) и второй пороговый транзистор 2 переходит в закрытое состояние. В это время подают высокий потенциал на информационную

<инну 9 входа и низкий потенциал на управляющую шину 12, напряжение на затворе и стоке первого порогового транзистора 1 поднимается, Затем подается высокий потенциал на информационную шину l I входа. Напряжение на затворе первого порогового транзистора 1 за счет емкостной связи через второй конденсатор 8 подзаряда становится больше, чем VT (пороговое напряжение первого транзистора 1), и происходит выравнивание потенциалов обtIi<.tt шины 14 и стока первого порогового транзистора 1 (транзистор 1 открыт). Конденсатор 6 смещения заряжается до уровня

Г" .

Затем весь цикл повторяется. Через несколько таких тактов емкость нагрузки на информационном выходе 13 формирователя заряжается до некоторого постоянного отри нательного иотен ци ала, определяемого токами утечки, параметрами элементов формирователя напряжения смещения подложки и частотой сигналов на информационных входах 9 11 и управляющем входе 12.

Формирователь напряжения смещения подложки для интегральных схем, содержащий первый, второй, третий и четвертый пороговые тра нзисторы, конденсатор подзаряда и конденсатор смещения, причем исток первого порогового транзистора подключен к шине нулевого потенциала формирователя, а сток соединен с истоком второго порогового транзистора и одной из обкладок конденсатора смещения, вторая обкладка которого является информациоиttbt входом формирователя, сток второго >орогового транзистора является информаtttI<>ííûм выходом формирователя, а затвор

< о< <инеи с одной <>бкладкой конденсатора

1322374

Фиг. 1 подзаряда, другая обкладка которого является вторым информационным входом формирователя, отличающийся тем, что, с целью расширения области применения за счет повышения нагрузочной способности формирователя, в него введены второй конденсатор подзаряда и управляющий транзистор, исток которого соединен с одной из обкладок второго конденсатора подзаряда и затвором первого порогового транзистора, вторая обкладка второго конденсатора подзаряда является третьим информационным входом формирователя, сток управляющего транзистора соединен с одной из обкладок конденсатора смещения и стоком первого порогового транзистора, одна обкладка первого конденсатора подзаряда соединена с затвором второго порогового транзистора, стоком и затвором третьего порогового и истоком четвертого порогового транзисторов, а сток и затвор четвертого и сток третьего пороговых транзисторов соединены со стоком второго порогового транзистора, затвор управляющего транзистора является управляющим входом формирователя.

1322374 (.о«гавнтсдь Л Ершова

Рс.гактор t.. Пекарь Тс рс.t И BE .ðåñ Корректор Л Бескид

Вала 3 "87 1 5О Тнраж 589 Поанисное

В11ИИЛ И Гос дарственного комитета (.С (;1 ио яе. ая и зобрстений и открытий

1 I:3535, Москва. Ж 85, Раp ш ttая нао., д. 4(5

11р нгаиоасгвсши - но.тиграфинсск г ирсдирнят <с, г. Ужгород, у.т Проектная, 4