Ячейка памяти

 

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах. Целью изобретения является увеличение быстродействия. Поставленная цель достигается тем, что в ячейку памяти введены шунтирующий элемент и ключевой транзистор, коллектор которого соединен с п-базой тиристора, а база и эмиттер подключены соответственно к шине записи и к п-базе тиристора. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) (S)) 4. G 11 С 11 40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ.(21) 2010746/24-24 (22) 01,04,74 (46) 30.07.87. Бюл. У 28 (75) В.А.Смолянский (53) 681.327.66 (088.8) (56) Авторское. свидетельство СССР

У 296152, кл. G 11 С 11/40, 1971.

Изв. ВУЗов СССР, Радиоэлектроника т. 16, У 4, с. 103, 1973 (прототип). (54) ЯЧЕЙКА ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах. Целью изобретения является увеличение быстродействия. Поставленная цель достигается тем, что в ячейку памяти введены шунтирующий элемент и ключевой транзистор, коллектор которого соединен с и-базой тиристора, а база и эмиттер подключены соответственно к шине записи и к п-базе тиристора. 5 ил.

1327185

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах.

Целью изобретения является увели5 чение быстродействия.

На фиг.1 показана принципиальная схема ячейки, на фиг.2 — конструкция областей ячейки, на фиг.3 — эквивалентная схема ячейки; на фиг.4 — диаграммы управляющих и питающих импульсов, на фиг.5 — зависимость импульсного напряжения включения ячейки (по аноду) от амплитуды импульса питания, подаваемого на дополнительную р-область.

Ячейка памяти содержит р-область

1 р-и-р-и-структуры (анод), и-базу

2 р-и-р-и †структу, р-базу 3 р-и-р-иструктуры, п -эмиттер 4 (катод) о р-п-р — n-структуры, базу 5 ключевого транзистора,. эмиттер 6 ключевого транзистора, диод 7 с барьером Шоттки, шунтирующий элемент 8, шины 9 и 10 считывания и записи, информационную 25 и общую шины 11 и 12, скрытый п+-слой

13, ð — n-p- ип-р-n — транзисторы 14 и 15, емкости 16 и 17 (С1 и С2), емкость 18 (СЗ) р-п-р-п-структуры, шунт 19 (1419 — элементы эквивалентной .схемы р — n-p — n — структуры), п-р-и-транзистор

20, диод 21 с барьером Шоттки.

На фиг.4 приняты следующие обозначения: 22 — первый импульс питания, 23 — второй импульс питания, 24, 25 — . импульсы питания, проходящие на шину

12 (при состоянии ячейки "1"), 26 и

27 — импульсы считывания, 28 — импульс записи состояния "0", 29 — ко- 40 ординатный импульс записи "1" (по горизонтальной шине), 30 — координатный импульс записи "1" (по вертикальной шине), 3 1-33 — импульсы помех, возникающие на шине 12 при записи или 45 при считывании "0", 34 — импульс считывания "1" на шине 12. р-и-р-и-Структуры с двумя тонкими базами обладают зависимостью импульсного напряжения включения от величины амплитуды импульса, заряжающего барьерные емкости структуры. Эта зависимость для структуры, показанной на фиг.1 и 2, может быть выражена формулой

=V (2+ — )+К(1+ — ), (1)

С1 С1 55 ил п. Ь л и С2 г где U — пороговое напряжение отпии г рания р-и-перехода (U =0,5B);

С1,С2 — барьерные емкости р-п-р-пструктуры, .

Š— амплитуда зарядного импульса.

Зависимость (1) при Cf ((С2 показана на фиг.5„

Импульсное питание запоминающей ячейки осуществляют периодически з следующими с частотой примерно 10—

10 Гц импульсами положительной полярности (22,?3) с длительностью nog рядка 10 -10 с, причем импульс 22 подают на шину 9 (анод р-п-р-и-структуры), а импульс 23, следующий непосредственно за импульсом 22, подают на шину 10. Нагрузочное сопротивление должно быть включено в цепь шины

12. Запоминающая ячейка может находиться в состоянии "1" (малое пороговое напряжение включения) и в состоянии "0" (большое пороговое напряжение включения).

В состоянии "1" импульс 22 включает р-и-р-и-структуру (1-4), а импульс 23 экстрагирует возникающий в ее базах заряд неосновных носителей через п-р-переход (2,3) и частично. через и-р-переход (1,2). Ток обратно. го рассасывания следует ограничить нагрузочным сопротивлением в цепи шины 10.

Заряд, экстрагируемый импульсом

23, ограничивают таким образом, чтобы к концу импульса емкости 16, 17 (С1,С2) еще не начали заряжаться, Такое ограничение может быть достигнуто как ограничением тока обратного рассасывания, так и ограничением длительности импульса 23. Так как после окончания. действия импульса 23 емкости

16, 17 не заряжены, очередной импульс

22 в соответствии с формулой (1) включает р-и-р-и-структуру 1-4 и состояние "1" сохраняется.

В состоянии "0" импульс 22 не включает р-и-р-п-структуру ввиду того, что амплитуда напряжения включения больше амплитуды импульса 22. Напри» мер., если амплитуда импульса 22 рав= на 2В, а амплитуда импульса 23 равна

ЗВ, то в соответствии с (1), пренебрегая некоторым разрядом 16, 17 вследствие утечек (см. фиг.5) импульсное напряжение включения близко к ЗВ и импульс 22 не включает р-и-р-и-структуру, Импульс 23, следующий непосредственно за импульсом 22, возобновляет заряд емкостей 16, 17 (Cf,С2), час13271

85 4

Для построения матрицы памяти иногда необходимо запретить запись в некоторые ячейки "слова, например, запись 1 в первый разряд, не меняя содержания записи в соседних разрядах. Запрет записи может быть осуществлен подачей импульса поло>кительной полярности на шину 12. В этом случае подача импульса на шину 10 не приводит к записи "0" ввиду равенства потенциалов на шинах 10 и 12. Подача импульса на шину 12 не вызывает изменения записи в ячейках при С1((С2.

Ячейка памяти может быть использо30

Запись "1 осуществляют подачей импульса 29 на шину 10 и снятием запирающего напряжения на шине 11 (импульс 30). При этом емкость 17 коллекторного р-п-перехода (С2) разряжа- 35 ется через транзистор, образованный слоями 2,5,6 (фиг. 1), шунт 8 (см. фиг.3 — транзистор 20, шунт 19), Разряд емкости С2 (С2 >> С1) эквивалентен записи "1". 40 тично утекший за время между очередными парами питающих импульсов 22, 23. Этот импульс обеспечивает заданный уровень помехоустойчивости запоминающей ячейки в состоянии "0".

Запись "0 осуществляют в промежутке между импульсами питания (см. фиг.4). Для этого на шине 11 поддерживается положительный потенциал, за- f0 пирающий р-и-переход 5-6, а на шину

10 подают импульс 28 положительной полярности, амплитуда которого равна

Е. Совпадение положительного напряжения на шине 11 и импульсного напря- f5 жения на шине 10 вызывают заряд барьерных емкостей 16, 17, соответствующий большему пороговому напряжению включения р-и-р-п-структуры (состояние 0 ), При использовании в заряд- 20 ной цепи диода с барьером Шоттки (21 или 7) длительность импульса записи "0" практически ограничена только постоянной времени RC-цепи. При использовании подключения шины 10 25 только к р-области 5 быстродействие несколько снижается вследствие наличия времени восстановления перехода

5-2. вана для построения различных систем запоминающих матричных микроминиатюрных устройств с малым потреблением мощности. Для изготовления запоминающих ячеек может быть использована технологическая схема с диэлектрической изоляцией, изоляцией р-и-переходом с использованием скрытого п — слоя. формула из обре тения

Ячейка памяти, содержащая тиристор, анод и катод которого подключены соответственно к шине считывания и общей шине, отличающаяся тем, что, с целью увеличения быстродействия ячейки памяти, в нее введены ключевой транзистор и шунтирующий элемент, причем коллектор ключевого транзистора соединен с п-базой тиристора, база и эмиттер подключены соответственно к шине записи и информационной шине ячейки, а первый и второй выводы шунтирующего элемента подключены соответственно к катоду .и п-базе тиристора.

1 327785

132 18

2Ф 25

Составитель Л.Амусьева

Техред Л.Олийнык

Редактор И.Рыбченко

Корректор Л.Пилипенко

Заказ 3404/49

Тираж 589

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, -35 Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r.Óæãîðoä, ул.Проектная,4