Ячейка памяти
Изобретение относится к автома тике и вычислительной технике и может быть использовано при построении многофункциональных запоминающих устройств . Целью изобретения является упрощение ячейки памяти. Ячейка памяти содержит нагрузочный резистор 1, токозадающий р-п-р-транзистор 6 и переключающие п-р-п-транзисторы 7 и 8. Непосредственное соединение между собой переключающих и триггерных элементов позволяет наряду с хранением информации осуществлять ее логическую обработку за счет реализации как неинвертирующих, так и инвертируншщх функций и различных способов записи и считывания информации. 1 ил. 5 5 00 со 4 СО
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51) 4 С 11 С. 11/40
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ
5 /
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОткРытий (21) 2826553/24-24 (22) 05. 10. 79 (46) 30.08.87. Бюл. У 32 (71) Московский физико-технический институт (72) Г.И.Фурсин (53) 681.327.66 (088.8) (56) Патент США Í 3766534, кл. 340/172, опублик. 1973.
Kaspekovitz D. Solid-state Electronics, 1972, v. 15, Ф 5, р.502, в1.д. 1. (54) ЯЧЕЙКА ПАМЯТИ (57) Изобретение относится к автома тике и вычислительной технике и может
„„SU„„1334179 .—.-А-Iбыть использовано при построении многофункциональных запоминающих устройств. Целью изобретения является упрощение ячейки памяти. Ячейка памяти содержит нагрузочный резистор 1, токозадающий р-и-р-транзистор 6 и переключающие n-p-и-транзисторы 7 и 8.
Непосредственное соединение между собой переключающих и триггерных элементов позволяет наряду с хранением информации осуществлять ее логическую обработку за счет реализации как неинвертирующих, так и инвертирующих функций и различных способов записи и считывания информации.
1 ил»
34179
Формула изобретения
При использовании ячейки памяти в запоминающих устройствах каждый разряд выполняется не более, чем в рдном изолированном кармане., что обеспечивает высокую информационную плотность (от 1500 до 5000 бит/мм
Составитель Л.Амусьева
Техред Л.Сердюкова Корректор А.Тяско
Редактор А.Ревин
Заказ 3965/47 тираж 589 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Произвоцственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
1 13
Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении многофункциональных запоминающих устройств.
Цель изобретения — упрощение ячейки памяти.
На чертеже изображена электрическая схема ячейки памяти.
Ячейка памяти содержит нагрузочный резистор 1, вход 2, выход 3, шину 4 нулевого потенциала, шину 5 питания, токозадающий р-п-.р-транзистор
6 и переключающие и-р-и-транзисторы
7 и 8. Вход 2 соединен с базой транзистора 6, .эмиттер которого соединен с тцит ой 5 пт{тания, Змиттер транзистора l соединен через нагрузочный резистор 1 с шиной 4 нулевого потенциала, Выход 3 соединен с коллектором транзистора 8, база и эмиттер которого соединены соответственно с базой и эмиттером транзистора 7. В ячейке памяти и-р-и-транзистор 7 выполнен в виде транзистора Шоттки, благодаря чему удается эффективно ограничить насыщение транзисторов, что значительно уменьшает время передачи и хранения информации.
Ячейка памяти работает следующим образом. при существующих технологических допусках) . Непосредственное соединение между собой переключающих и триггерных элементов позволяет наряду с с хранением информации осуществлять ее логическую обработку за счет возможности реализации как неинвертирующих, так и инвертирующих функций и различных способов записи и считывания информации. В сочетании с упрощением схемы и повышением ее надежности это расширяет область его применения.
Ячейка памяти, содержащая токозадающий р-п-р-транзистор, переключающие и-р-и-транзисторы и нагрузочный резистор, причем база и коллектор токозадающего р-п-р-транзистора соединены соответственно с коллектором и базой первого переключающего и-р-итранзистора, отличающаяся
26 тем, что, с целью упрощения ячейки памяти, база токозадающего р-и-ртранзистора является информационным входом ячейки, эмиттер подключен к шине питания ячейки, эмиттеры пере30 ключающих и-р-и-транзисторов через нагрузочный резистор подключены к шине нулевого потенциала ячейки, база первoro переключающего п-р-и-транзистора соединена с базой второго
ЗЬ переключающего и-р-и-транзистора
Э коллектор второго переключающего
n""ð-и-транзистора является выходом ячейки.
