Элемент памяти

 

Изобретение относится к вычислительной технике, в частности к эле1«нтам памяти на КМОП-транзисто- jsax. Цель изобретения - повышение надежности и упрощение схемы элемента памяти, расширение функциональных возможностей элемента памяти за счет включения второго направления записи информации. Поставленная цель достигается тем, что в элемент памяти введены второй инвертор, второй, третий и четвертый динамические инвер торы, содержащие первый и второй,МДП-транзисторы первого типа проводимости н первый и второй МДП-транзисторы вто-, рого типа проводимости с соответстгвующнми связями,.это позволяет проектировать регистровые структуры с двумя направлениями записи, сдвиговые регистры и счетчики с параллельной записью при минимальных аппаратурных затратах, так как не требуется совмещения отключения обратной связи в триггере при первом и;втором, режимах записи. 1 з,п, фг-лы, 2 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦ4АЛИСТИЧЕСНИХ

РЕСПУБЛИК

gg 4 С 11 С .11/40

ОПИСАНИЕ .ИЗОБРЕТЕНИЯ

К А PTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

OO ДЕЛАМ ИЗОБРЕТЕНИЙ, И ОТНРЫТИЙ (21) 4054894/24-24 (22) 11.04.86 (46) 07,09,87. Бюл. Р 33 (72) А.И.Моторин, В.Р.Сизов и В.В.Теленков (53) 681.327.66 (088.8) (56) Патент Японии Ф 56-6163, . кл. Н 03 К 3/356 опублик. 1984, Патент США 9 4441169, кл. G 11 С 11/40, опублик. 1984. (54) ЭЛЕМЕНТ ПАМЯТИ (57) Изобретение относится к вычислительной технике, в частности к элементам памяти на КМОП"транзисто. рах. Цель изобретения — повышение надежности и упрощение схемы элемента памяти, расширение функциональных возможностей элемента памяти за счет

„„SU„, 1336113 А1 включения второго направления записи информации. Поставленная цель дости гается тем, что в элемент памяти введены второй инвертор, второй, третий и четвертый динамические инверторы, содержащие первый и второй,МДП-транзисторы первого типа проводимости и первый и второй МДП-транзисторы вто-. рого типа проводимости с соответст-. вующими связями,,это позволяет проектировать регистровые структуры с двумя направлениями записи, сдвиговые регистры и счетчики с параллельной записью при минимальных аппаратурных затратах, так как не требуется совмещения отключения обратной связи в триггере при первом.и;втором, режимах записи. 1 з.п, ф-лы, 2 ил.

1336113

Инверторы 5 и 6 при этом обеспечивают инверсию входных стробирующих сигналов, которая необходима для инверсных стробирующих входов первого

1 и четвертого 4 динамических инвер" торов и прямых стробирующих входов второго 2 и третьего 3 динамических инверторов, Каждый динамический инвертор закрыт при подаче на прямой стробирующий вход 15 и инверсный стробирующий вход 17 уровней "0" и "1" соответственно. На выходе 18 элемента памяти хранится ранее установленная информация — на параэитном конденсаторе (не показан).

Изобретение относится к вычислительной технике, в частности к элементам памяти для запоминающих устройств.

Цель изобретения — повышение надежности элемента памяти.

На фиг.1 приведена функциональная схема элемента памяти; на фиг.2— принципиальная схема динамического 10 .инвертора, Элемент памяти содержит первый .1, второй 2, третий 3 и четвертый 4 динамические инверторы, первый 5 и второй 6 инверторы, первый 7 и второй 8 15 стробирующие входы, первый 9 и вто ; рой.10 информационные входы.

Каждый динамический инвертор содержит первый 11 и второй 12 МДПтранзисторы.первого типа проводимо- 70 сти, первый 13 и второй 14 МДП-транзисторы второго типа проводимости, прямой стробирующий вход 15, информационный вход 16, инверсный стробирующий вход 17, выход 18 динамического инвертора.

Элемент памяти работает следующим образом.

Второй 2 и третий 3 динамические ииверторы образуют триггерное кольцо, З0

При поступлении на стробирующие вхо-:., ды 7 и 8 уровней "0" динамические инверторы 1 и 4 закрыты, а динамичес кие инверторы 2 и 3 открыты и хранят ранее записанную информацию. При поступлении на вход 7 (8) уровня "1" открывается динамический инвертор 1 (4) и закрывается динамйческий инвертор 2 (3), соответственно пропуская на запись информацию, поступающую 40 по первому (второму) информационному ,входу 9 (10).

При поступлении на прямой и инверсный стробирующие входы 15 и 17 уровней "1" и "0" соответственно МДПтранзисторы 12 и 14 открываются и разрешают прохождение поступающей по информационному входу 16 информации через МДП-транзисторы 11.и 1 3 соответственно.

Формула изобретения

1. Элемент памяти, содержащий перBbIH инвертор и первый динамический инвертор, причем вход первого инвертора соединен с прямым входом первого динамического инвертора и является первым стробирующим входом элемента памяти, а информационный вход первого динамического,инвертора является первым информационным входом элемента памяти, отличающийся тем, что, с целью повышения надежности элемента памяти, в него введены второй инвертор, второй, третий и четвертый динамические инверторы, причем выходы первого и второго и информационный вход третьего динамического инверторов соединены и являются выходом элемента памяти, выходы

t третьего и четвертого и информационный вход второго динамических инверторов соединены, выход первого инвертора соединен с инверсным входом первого и прямым входом второго динам»»ческих инверторов, прямой вход первого и инверсный вход второго динамических инверторов соединены, прямой вход третьего и инверсный вход четвертого динамических инверторов соединены с выходом второго инвертора, вход которого является вторым стробирующим входом элемента памяти, информационный вход четвертого динамического инвертора является вторым информационным входом элемента памяти.

2. Элемент по п.1, о т л и ч а юшийся тем, что динамический инвертор содержит первый и второй

МДП-транзисторы первого типа проводимости и первый и второй МДП-.тран-. зисторы второго типа проводимости, причем исток первого МДП-транзистора первого типа проводимости подключен к шине питания, а сток его соединен с истоком второго МДП-транзистора .первого типа проводимости, сток кото13

Составитель А,Ершова

Редактор А.Коэориэ Техред И.Попович Корректор А,Обручар

Заказ 4051/50 Тираж 589 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и -открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

3 13361 рого соединен со стоком первого МДПтранзистора второго типа проводимости и является выходом динамического инвертора, исток первого МДП-транзистора второго типа проводимости прд5 ключен к стоку второго МДП-транзистора второго типа проводимости, исток которого подключен к шине нулевого потенциала элемента памяти, а затвор является прямым стробируюшим входом динамического инвертора, затвор первого МДП-транзистора первого типа проводимости является инверсным стробирующим входом .динамического инвертора, затвор второго МДП-транзистора первого типа проводимости. соединен с затвором первого МДП-транзистора второго типа проводимости. и является информационным входом динамического инвертора.